參數(shù)資料
型號： ISPPAC-CLK5304S-01TN48C
廠商： Lattice Semiconductor Corporation
文件頁數(shù)： 55/56頁
文件大?。?/td> 0K
描述： IC CLOCK PROGRAM BUFFER 48TQFP
標(biāo)準(zhǔn)包裝： 250
系列： ispClock™
類型： 時(shí)鐘發(fā)生器，扇出配送，零延遲緩沖器
PLL： 帶旁路
輸入： HSTL，LVCMOS，LVDS，LVPECL，LVTTL，SSTL
輸出： eHSTL，HSTL，LVCMOS，LVTTL，SSTL
電路數(shù)： 1
比率 - 輸入:輸出： 2:4
差分 - 輸入:輸出： 是/無
頻率 - 最大： 267MHz
除法器/乘法器： 是/無
電源電壓： 3 V ~ 3.6 V
工作溫度： 0°C ~ 70°C
安裝類型： 表面貼裝
封裝/外殼： 48-LQFP
供應(yīng)商設(shè)備封裝： 48-TQFP（7x7）
包裝： 托盤
Lattice Semiconductor
ispClock5300S Family Data Sheet
8
DC Electrical Characteristics – Input/Output Loading
Switching Characteristics – Timing Adders for I/O Modes
Symbol
Parameter
Conditions
Min.
Typ.
Max.
Units
ILK
Input Leakage
Note 1
—
±10
A
IPU
Input Pull-up Current
Note 2
—
80
120
A
IPD
Input Pull-down Current
REFSEL, PLL_BYPASS
—
120
150
A
OEX, OEY, 2.5V CMOS Logic Standard
—
120
150
A
OEX, OEY, & 3.3V CMOS Logic Standard
—
200
400
A
IOLK
Tristate Leakage Output
Note 4
—
±10
A
CIN
Input Capacitance
Notes 2, 3, 5
—
8
10
pF
Note 6
—
10
11
pF
1. Applies to clock reference inputs when termination ‘open’.
2. Applies to TDI, TMS and RESET inputs.
3. Applies to REFSEL and PLL_BYPASS, OEX, OEY.
4. Applies to all logic types when in tristated mode.
5. Applies to OEX, OEY, TCK, RESET inputs.
6. Applies to REFA_REFP, REFB_REFN, FBK.
Adder Type
Description
Min.
Typ.
Max.
Units
tIOI Input Adders
2
LVTTL_in
Using LVTTL Standard
0.00
ns
LVCMOS18_in
Using LVCMOS 1.8V Standard
0.10
ns
LVCMOS25_in
Using LVCMOS 2.5V Standard
0.00
ns
LVCMOS33_in
Using LVCMOS 3.3V Standard
0.00
ns
SSTL2_in
Using SSTL2 Standard
0.00
ns
SSTL3_in
Using SSTL3 Standard
0.00
ns
HSTL_in
Using HSTL Standard
1.15
ns
eHSTL_in
Using eHSTL Standard
1.10
ns
LVDS_in
Using LVDS Standard
0.60
ns
LVPECL_in
Using LVPECL Standard
0.60
ns
tIOO Output Adders
1, 3
LVTTL_out
Output Congured as LVTTL Buffer
0.25
ns
LVCMOS18_out
Output Congured as LVCMOS 1.8V Buffer
0.25
ns
LVCMOS25_out
Output Congured as LVCMOS 2.5V Buffer
0.25
ns
LVCMOS33_out
Output Congured as LVCMOS 3.3V Buffer
0.25
ns
SSTL18_out
Output Congured as SSTL18 Buffer
0.00
ns
SSTL2_out
Output Congured as SSTL2 Buffer
0.00
ns
SSTL3_out
Output Congured as SSTL3 Buffer
0.00
ns
HSTL_out
Output Congured as HSTL Buffer
0.00
ns
eHSTL_out
Output Congured as eHSTL Buffer
0.00
ns
tIOS Output Slew Rate Adders
1
Slew_1
Output Slew_1 (Fastest)
—
0.00
—
ps
Slew_2
Output Slew_2
—
475
—
ps
Slew_3
Output Slew_3
—
950
—
ps
Slew_4
Output Slew_4 (Slowest)
—
1900
—
ps
1. Measured under standard output load conditions – see Figures 6 and 7.
2. All input adders referenced to LVTTL.
3. All output adders referenced to SSTL/HSTL/eHSTL.
相關(guān)PDF資料
PDF描述
VE-25L-MW-S CONVERTER MOD DC/DC 28V 100W
SY100S839VZG TR IC CLOCK GEN 3.3/5V 20-SOIC
VI-244-IV CONVERTER MOD DC/DC 48V 150W
SY100S834ZG TR IC CLOCK GEN 3.3/5V 16-SOIC
VE-2TX-IV CONVERTER MOD DC/DC 5.2V 150W
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ISPPACCLK5304S-01TN48C 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable, Zero-Delay, Universal Fan-Out Buffer, Single-Ended
ispPAC-CLK5304S-01TN48I 功能描述:時(shí)鐘驅(qū)動器及分配 ISP 0 Delay Unv Fan- Out Buf-Sngl End I RoHS:否 制造商:Micrel 乘法/除法因子:1:4 輸出類型:Differential 最大輸出頻率:4.2 GHz 電源電壓-最大: 電源電壓-最小:5 V 最大工作溫度:+ 85 C 封裝 / 箱體:SOIC-8 封裝:Reel
ISPPACCLK5304S-01TN48I 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable, Zero-Delay, Universal Fan-Out Buffer, Single-Ended
ISPPACCLK5304S-01TN64C 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable, Zero-Delay, Universal Fan-Out Buffer, Single-Ended
ISPPACCLK5304S-01TN64I 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable, Zero-Delay, Universal Fan-Out Buffer, Single-Ended
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價(jià)

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*