- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄9101 > ISPPAC-CLK5308S-01T48C (Lattice Semiconductor Corporation)IC BUFFER FANOUT ISP UNIV 48TQFP PDF資料下載
參數(shù)資料
| 型號： | ISPPAC-CLK5308S-01T48C |
| 廠商： | Lattice Semiconductor Corporation |
| 文件頁數(shù)： | 4/56頁 |
| 文件大小： | 0K |
| 描述： | IC BUFFER FANOUT ISP UNIV 48TQFP |
| 標(biāo)準(zhǔn)包裝： | 250 |
| 系列： | ispClock™ |
| 類型： | 時鐘發(fā)生器，扇出配送，零延遲緩沖器 |
| PLL： | 帶旁路 |
| 輸入： | HSTL，LVCMOS，LVDS，LVPECL，LVTTL，SSTL |
| 輸出： | eHSTL，HSTL，LVCMOS，LVTTL，SSTL |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 2:8 |
| 差分 - 輸入:輸出： | 是/無 |
| 頻率 - 最大： | 267MHz |
| 除法器/乘法器： | 是/無 |
| 電源電壓： | 3 V ~ 3.6 V |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 48-LQFP |
| 供應(yīng)商設(shè)備封裝： | 48-TQFP（7x7） |
| 包裝： | 托盤 |
第1頁第2頁第3頁當(dāng)前第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁
Lattice Semiconductor
ispClock5300S Family Data Sheet
12
Timing Specications
Skew Matching
Programmable Skew Control
Control Functions
Symbol
Parameter
Conditions
Min.
Typ.
Max.
Units
tSKEW
Output-output Skew
Between any two identically congured and loaded
outputs regardless of bank.
—
100
ps
Symbol
Parameter
Conditions
Min.
Typ.
Max.
Units
tSKRANGE
Skew Control Range
1
Fine Skew Mode, fVCO = 160 MHz
—
2.73
—
ns
Fine Skew Mode, fVCO = 400 MHz
—
1.09
—
Coarse Skew Mode, fVCO = 160 MHz
—
5.46
—
Coarse Skew Mode, fVCO = 400 MHz
—
2.19
—
SKSTEPS
Skew Steps per Range
—
8
—
tSKSTEP
Skew Step Size
2
Fine Skew Mode, fVCO = 160 MHz
—
390
—
ps
Fine Skew Mode, fVCO = 400 MHz
—
156
—
Coarse Skew Mode, fVCO = 160 MHz
—
780
—
Coarse Skew Mode, fVCO = 400 MHz
—
312
—
tSKERR
Skew Time Error
3
Fine skew mode
—
30
—
ps
Coarse skew mode
—
50
—
1. Skew control range is a function of VCO frequency (fVCO). In ne skew mode TSKRANGE = 7/(16 x fVCO).
In coarse skew mode TSKRANGE = 7/(8 x fVCO).
2. Skew step size is a function of VCO frequency (fVCO). In ne skew mode TSKSTEP = 1/(16 x fVCO).
In coarse skew mode TSKSTEP = 1/(8 x fVCO).
3. Only applicable to outputs with non-zero skew settings.
Symbol
Parameter
Conditions
Min.
Typ.
Max.
Units
tDIS/OE
Delay Time, OEX or OEY to Output Disabled/
Enabled
—10
20
ns
tPLL_RSTW
PLL RESET Pulse Width
1
1—
—
ms
tRSTW
Logic RESET Pulse Width
2
20
—
ns
RST_SLEW
Reset Signal Slew Rate
0.1
V/s
1. Will completely reset PLL.
2. Will only reset digital logic.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| VE-274-MW-S | CONVERTER MOD DC/DC 48V 100W |
| VI-24H-IV | CONVERTER MOD DC/DC 52V 150W |
| ADF4156BRUZ-RL | IC PLL FRAC-N FREQ SYNTH 16TSSOP |
| SY100S838ZG TR | IC CLOCK GEN 3.3V/5V 20-SOIC |
| VI-24K-IV | CONVERTER MOD DC/DC 40V 150W |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ISPPACCLK5308S-01T48C | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable, Zero-Delay, Universal Fan-Out Buffer, Single-Ended |
| ispPAC-CLK5308S-01T48I | 功能描述:時鐘驅(qū)動器及分配 ISP 0 Delay Unv Fan- Out Buf-Sngl End I RoHS:否 制造商:Micrel 乘法/除法因子:1:4 輸出類型:Differential 最大輸出頻率:4.2 GHz 電源電壓-最大: 電源電壓-最小:5 V 最大工作溫度:+ 85 C 封裝 / 箱體:SOIC-8 封裝:Reel |
| ISPPACCLK5308S-01T48I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable, Zero-Delay, Universal Fan-Out Buffer, Single-Ended |
| ISPPACCLK5308S-01T64C | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable, Zero-Delay, Universal Fan-Out Buffer, Single-Ended |
| ISPPACCLK5308S-01T64I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable, Zero-Delay, Universal Fan-Out Buffer, Single-Ended |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。