- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄9101 > ISPPAC-CLK5308S-01T48C (Lattice Semiconductor Corporation)IC BUFFER FANOUT ISP UNIV 48TQFP PDF資料下載
參數(shù)資料
| 型號(hào)： | ISPPAC-CLK5308S-01T48C |
| 廠商： | Lattice Semiconductor Corporation |
| 文件頁數(shù)： | 52/56頁 |
| 文件大小： | 0K |
| 描述： | IC BUFFER FANOUT ISP UNIV 48TQFP |
| 標(biāo)準(zhǔn)包裝： | 250 |
| 系列： | ispClock™ |
| 類型： | 時(shí)鐘發(fā)生器，扇出配送，零延遲緩沖器 |
| PLL： | 帶旁路 |
| 輸入： | HSTL，LVCMOS，LVDS，LVPECL，LVTTL，SSTL |
| 輸出： | eHSTL，HSTL，LVCMOS，LVTTL，SSTL |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 2:8 |
| 差分 - 輸入:輸出： | 是/無 |
| 頻率 - 最大： | 267MHz |
| 除法器/乘法器： | 是/無 |
| 電源電壓： | 3 V ~ 3.6 V |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 48-LQFP |
| 供應(yīng)商設(shè)備封裝： | 48-TQFP（7x7） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁當(dāng)前第52頁第53頁第54頁第55頁第56頁
Lattice Semiconductor
ispClock5300S Family Data Sheet
56
Technical Support Assistance
Hotline:
1-800-LATTICE (North America)
+1-408-826-6002 (Outside North America)
e-mail:
isppacs@latticesemi.com
Internet: www.latticesemi.com
Revision History
Date
Version
Change Summary
April 2006
01.0
Initial release.
May 2006
01.1
Performance Characteristics-PLL table - Correction to min. output frequency, fOUT in Fine
Skew Mode. Min frequency = 5MHz.
Programmable Skew table - Correction to number of skew steps (from 16 to 8).
Programmable Skew table - Correction to Skew control range.
Output V Dividers section - Added explanation to V-divider settings as Power of 2 Settings
(1, 2, 4, 8, 16, 32).
June 2006
01.2
Added Reset Signal Slew Rate specication to Control Functions table.
Modied pin descriptions in Pin Descriptions table to reect changes to pin 48 from NC to
GNDD.
Modied package diagrams to reect the pin 48 changes from NC to GNDD.
Modied RESET pin description to include pull-up resistor when not driven.
October 2006
01.3
Included references to ispClock5316S and ispClock5320S devices.
Added typical performance graphs.
October 2007
01.4
Updated Boundary Scan Register information in ispClock5300S TAP Registers diagram.
Added support for the Internal Feedback mode of operation.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| VE-274-MW-S | CONVERTER MOD DC/DC 48V 100W |
| VI-24H-IV | CONVERTER MOD DC/DC 52V 150W |
| ADF4156BRUZ-RL | IC PLL FRAC-N FREQ SYNTH 16TSSOP |
| SY100S838ZG TR | IC CLOCK GEN 3.3V/5V 20-SOIC |
| VI-24K-IV | CONVERTER MOD DC/DC 40V 150W |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ISPPACCLK5308S-01T48C | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable, Zero-Delay, Universal Fan-Out Buffer, Single-Ended |
| ispPAC-CLK5308S-01T48I | 功能描述:時(shí)鐘驅(qū)動(dòng)器及分配 ISP 0 Delay Unv Fan- Out Buf-Sngl End I RoHS:否 制造商:Micrel 乘法/除法因子:1:4 輸出類型:Differential 最大輸出頻率:4.2 GHz 電源電壓-最大: 電源電壓-最小:5 V 最大工作溫度:+ 85 C 封裝 / 箱體:SOIC-8 封裝:Reel |
| ISPPACCLK5308S-01T48I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable, Zero-Delay, Universal Fan-Out Buffer, Single-Ended |
| ISPPACCLK5308S-01T64C | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable, Zero-Delay, Universal Fan-Out Buffer, Single-Ended |
| ISPPACCLK5308S-01T64I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable, Zero-Delay, Universal Fan-Out Buffer, Single-Ended |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。