- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377798 > LXT6155 (Intel Corp.) 155 Mbps SDH/SONET/ATM Transceiver PDF資料下載
參數(shù)資料
| 型號： | LXT6155 |
| 廠商： | Intel Corp. |
| 英文描述： | 155 Mbps SDH/SONET/ATM Transceiver |
| 中文描述： | 155速率的SDH / SONET / ATM的收發(fā)器 |
| 文件頁數(shù)： | 41/50頁 |
| 文件大?。?/td> | 291K |
| 代理商： | LXT6155 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁當(dāng)前第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁
Datasheet
41
155 Mbps SDH/SONET/ATM Transceiver — LXT6155
LOS Thresholds - Coax
Assert
18
dB
Attenuation measured at 78
MHz, CMI, 75
load. 12.7 dB
cable loss plus remaining flat
loss.
De-assert
17
dB
LOS hysteresis - coax
HYS
1.0
4.0
dB
Measured from the level where
LOS is asserted. PRBS(23)
data.
Receive jitter generation
2
(intrinsic jitter SONET spec)
12 kHz - 1.3 MHz
0.01
UIrms
CMI encoded PRBS(23) at
RTIP/RRING with no data jitter.
Transmit input = all zeros Refer
to Figure 27 and Table 33.
0.1
UIpp
Receive jitter generation
2
(intrinsic jitter SDH spec)
500 Hz - 1.3 MHz
1.5
UIpp
65 kHz - 1.3 MHz
0.075
UIpp
Receive jitter transfer peaking
2
DC - 230 kHz
0.4
dB
PRBS(23) Data. Input jitter as
the max. tolerance curve
shown in Figure 26.
Receive jitter tolerance
2
0.1 Hz - 19.3 Hz
39
UIpp
BER=1E-10. Tolerated jitter
meets Figure 26
500 Hz - 6.5 kHz
1.5
UIpp
65 kHz -
0.15
UIpp
PLL nominal center frequency
Fnom
155.52
MHz
PLL capture range
Fcap
-20
+20
ppm
PLL track range
Ftrack
-20
+20
ppm
PLL lock time
Tlock
100
μ
s
PRBS(23) pattern, from data
appliedatRTIP/RRING.Device
in fiber optic mode.
Equalizer adaptation time
500
bits
From data applied
Line input impedance
(RTIP and RRING)
RIN
4
k
Differential resistance
Parameter
Sym
Min
Typ
Max
Unit
Test Conditions
1
Rise/Fall time - All TTL outputs
tRF
25
ns
Load 1.6mA, 50pF
SDI to SCLK setup time
tDC
5
ns
SCLK to SDI hold time
tCDH
5
ns
SCLK low time
tCL
120
ns
SCLK high time
tCH
120
ns
SCLK rise and fall time
tR, tF
25
ns
CS to SCLK setup time
tCC
5
ns
SCLK to CS hold time
tCCH
5
ns
CS inactive time
tCWH
5
ns
SCLK to SDO valid
tCDV
0
20
ns
1. Typical values are at 25C and 3.3V. They are for design aid only; not guaranteed and not subject to production testing.
Table 31. Receive Analog Characteristics (Continued)
Parameter
Note
Min
Typ
1
Max
Unit
Test Conditions
1. Typical values are at 25C and 3.3V. They are for design aid only; not guaranteed and not subject to production testing.
2. Not production tested, guaranteed by design and other correlation factors.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| LXT6234 | E-Rate Multiplexer |
| LXT901 | 8QLYHUVDO (WKHUQHW 7UDQVFHLYHU |
| LXT901A | 8QLYHUVDO (WKHUQHW 7UDQVFHLYHU |
| LXT907A | 8QLYHUVDO (WKHUQHW 7UDQVFHLYHU |
| LXT902 | Ethernet Twisted-Pair Media Attachment Unit |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LXT6155LE | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecomm/Datacomm |
| LXT6234 | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:E-Rate Multiplexer |
| LXT6251A | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ATM/SONET MAPPER|CMOS|QFP|208PIN|PLASTIC |
| LXT901 | 制造商:LVL1 制造商全稱:LVL1 功能描述:8QLYHUVDO (WKHUQHW 7UDQVFHLYHU |
| LXT901/LXT907 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:LXT901. LXT907 - Design Guide for LXT901/907 Ethernet Interface Connection to Motorola MC68EN360 Controller |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。