- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄359091 > M68HC12B (飛思卡爾半導體(中國)有限公司) Microcontrollers PDF資料下載
參數(shù)資料
| 型號： | M68HC12B |
| 廠商： | 飛思卡爾半導體(中國)有限公司 |
| 英文描述： | Microcontrollers |
| 中文描述： | 微控制器 |
| 文件頁數(shù)： | 103/334頁 |
| 文件大小： | 1671K |
| 代理商： | M68HC12B |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁當前第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁
Operation
M68HC12B Family Data Sheet, Rev. 9.1
Freescale Semiconductor
103
FLASH EEPROM module control registers may be read or written while ENPE is asserted. If ENPE is
asserted and LAT is negated on the same write access, no programming or erasure will be performed.
8.4 Operation
The FLASH EEPROM can contain program and data. On reset, it can operate as a bootstrap memory to
provide the CPU with internal initialization information during the reset sequence.
8.4.1 Bootstrap Operation Single-Chip Mode
After reset, the CPU controlling the system will begin booting up by fetching the first program address from
address $FFFE.
8.4.2 Normal Operation
The FLASH EEPROM allows a byte or aligned word read/write in one bus cycle. Misaligned word
read/write require an additional bus cycle. The FLASH EEPROM array responds to read operations only.
Write operations are ignored.
8.4.3 Program/Erase Operation
An unprogrammed FLASH EEPROM bit has a logic state of 1. A bit must be programmed to change its
state from 1 to 0. Erasing a bit returns it to a logic 1. The FLASH EEPROM has a minimum program/erase
life of 100 cycles. Programming or erasing the FLASH EEPROM is accomplished by a series of control
register writes and a write to a set of programming latches.
Programming is restricted to a single byte or aligned word at a time determined by internal signals SZ8
and ADDR0. The FLASH EEPROM must first be completely erased prior to programming final data
values. It is possible to program a location in the FLASH EEPROM without erasing the entire array, if the
new value does not require the changing of bit values from 0 to 1.
8.4.3.1 Read/Write Accesses During Program/Erase
During program or erase operations, read and write accesses may be different from those during normal
operation and are affected by the state of the control bits in the FLASH EEPROM control register
(FEECTL). The next write to any valid address to the array after LAT is set will cause the address and
data to be latched into the programming latches. Once the address and data are latched, write accesses
to the array will be ignored while LAT is set. Writes to the control registers will occur normally.
Table 8-1. Effects of ENPE, LAT, and ERAS on Array Reads
ENPE
LAT
ERAS
Result of Read
0
0
—
Normal read of location addressed
0
1
0
Read of location being programmed
0
1
1
Normal read of location addressed
1
—
—
Read cycle is ignored
相關PDF資料 |
PDF描述 |
|---|---|
| M68HC705UGANG | High-density complementary metal oxide semiconductor (HCMOS) microcontroller unit |
| M68TC11E20B56 | HC11 Microcontrollers |
| M68Z128W-70N1T | 3V, 1 Mbit 128Kb x8 Low Power SRAM with Output Enable |
| M68Z128WN | 3V, 1 Mbit 128Kb x8 Low Power SRAM with Output Enable |
| M68Z128W | 3V, 1 Mbit 128Kb x8 Low Power SRAM with Output Enable |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| M68HC16Y1CFC | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:16-Bit Modular Microcontroller |
| M68HC705UGANG | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:High-density complementary metal oxide semiconductor (HCMOS) microcontroller unit |
| M68HC705UPGMR | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:High-density complementary metal oxide semiconductor (HCMOS) microcontroller unit |
| M68HC705X16PGMR | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| M68HC711CFD | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:CONFIG REGISTER PROGRAMMING FOR EEPROM-BASED MHC MICROCONTROLLERS |
發(fā)布緊急采購，3分鐘左右您將得到回復。