參數(shù)資料
型號: MC68HC08JK3EMDW
廠商: 飛思卡爾半導體(中國)有限公司
英文描述: Microcontrollers
中文描述: 微控制器
文件頁數(shù): 73/180頁
文件大?。?/td> 1018K
代理商: MC68HC08JK3EMDW
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁當前第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁
Functional Description
MC68HC908JL3E Family Data Sheet, Rev. 4
Freescale Semiconductor
73
7.3.1 Entering Monitor Mode
Table 7-1
shows the pin conditions for entering monitor mode. As specified in the table, monitor mode
may be entered after a POR and will allow communication at 9600 baud provided one of the following sets
of conditions is met:
1.
If IRQ = V
TST
:
Clock on OSC1 is 4.9125MHz (EXT OSC or XTAL)
PTB3 = low
2.
If IRQ = V
TST
:
Clock on OSC1 is 9.8304MHz (EXT OSC or XTAL)
PTB3 = high
3.
If $FFFE & $FFFF is blank (contains $FF):
Clock on OSC1 is 9.8304MHz (EXT OSC or XTAL or RC)
IRQ = V
DD
If V
TST
is applied to IRQ and PTB3 is low upon monitor mode entry (
Table 7-1
condition set 1), the bus
frequency is a divide-by-two of the clock input to OSC1. If PTB3 is high with V
TST
applied to IRQ upon
monitor mode entry (
Table 7-1
condition set 2), the bus frequency is a divide-by-four of the clock input to
OSC1. Holding the PTB3 pin low when entering monitor mode causes a bypass of a divide-by-two stage
at the oscillator
only if V
TST
is applied to IRQ.
In this event, the OSCOUT frequency is equal to the
2OSCOUT frequency, and OSC1 input directly generates internal bus clocks. In this case, the OSC1
signal must have a 50% duty cycle at maximum bus frequency.
Table 7-1. Monitor Mode Entry Requirements and Options
IRQ
$
a
$
P
(
1. PTB3 = 0: Bypasses the divide-by-two prescaler to SIM when using V
TST
for monitor mode entry.
The OSC1 clock must be 50% duty cycle for this condition.
2. See
Table 16-4. DC Electrical Characteristics (5V)
for V
TST
voltage level requirements.
3. For IRQ = V
TST
:
MC68HRC908JL3E/JK3E/JK1E — clock must be EXT OSC.
MC68HC908JL3E/JK3E/JK1E — clock can be EXT OSC or XTAL.
4. For IRQ = V
DD
:
MC68HRC908JL3E/JK3E/JK1E — clock must be RC OSC.
MC68HC908JL3E/JK3E/JK1E — clock can be EXT OSC or XTAL.
P
P
P
OSC1 Frequency
Bus
Frequency
Comments
V
TST(2)
X
0
0
1
1
4.9152MHz
2.4576MHz
(OSC1 ÷ 2)
High-voltage entry to monitor
mode.
(3)
9600 baud communication on
PTB0. COP disabled.
V
TST
X
1
0
1
1
9.8304MHz
2.4576MHz
(OSC1 ÷ 4)
V
DD
BLANK
(contain
$FF)
X
X
X
1
9.8304MHz
2.4576MHz
(OSC1 ÷ 4)
Low-voltage entry to monitor
mode.
(4)
9600 baud communication on
PTB0. COP disabled.
V
DD
NOT
BLANK
X
X
X
X
At desired
frequency
OSC1 ÷ 4
Enters User mode.
相關PDF資料
PDF描述
MC68HC08JK8CDW Microcontrollers
MC68HC08JL3H Microcontrollers
MC68HC08JT8 M68HC08 Microcontrollers
MC68HC08KH12A Microcontrollers
MC68HC08LT8 Microcontrollers
相關代理商/技術參數(shù)
參數(shù)描述
MC68HC08JK3EMP 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Microcontrollers
MC68HC08JK8 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Microcontrollers
MC68HC08JK8CDW 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Microcontrollers
MC68HC08JK8CP 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Addendum to MC68HC908JL8 Technical Data
MC68HC08JK8MDW 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Microcontrollers