- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄359188 > MPC5200B (飛思卡爾半導(dǎo)體(中國)有限公司) SDRAM/DDR Memory Controller PDF資料下載
參數(shù)資料
| 型號： | MPC5200B |
| 廠商： | 飛思卡爾半導(dǎo)體(中國)有限公司 |
| 英文描述： | SDRAM/DDR Memory Controller |
| 中文描述： | 內(nèi)存/ DDR存儲器控制器 |
| 文件頁數(shù)： | 25/78頁 |
| 文件大?。?/td> | 629K |
| 代理商： | MPC5200B |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁當(dāng)前第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁
Electrical and Thermal Characteristics
MPC5200B Data Sheet, Rev. 1
Freescale Semiconductor
25
Figure 9. PCI CLK Waveform
NOTES:
1. In general, all 66-MHz PCI components must work with any clock frequency up to 66 MHz. CLK requirements vary
depending upon whether the clock frequency is above 33 MHz.
2. Rise and fall times are specified in terms of the edge rate measured in V/ns. This slew rate must be met across the minimum
peak-to-peak portion of the clock waveform as shown in
Figure 9
.
3. The minimum clock period must not be violated for any single clock cycle, i.e., accounting for all system jitter.
Table 23. PCI Timing Parameters
NOTES:
1. See the timing measurement conditions in the PCI Local Bus Specification [4]. It is important that all driven signal transitions
drive to their Voh or Vol level within one Tcyc.
2. Minimum times are measured at the package pin with the load circuit, and maximum times are measured with the load circuit
as shown in the PCI Local Bus Specification [4].
Table 22. PCI CLK Specifications
Sym
Description
66 MHz
33 MHz
Units
Notes
SpecID
Min
Max
Min
Max
t
cyc
PCI CLK Cycle Time
15
30
30
ns
(1),(3)
A6.1
t
high
PCI CLK High Time
6
11
ns
A6.2
t
low
PCI CLK Low Time
6
11
ns
A6.3
-
PCI CLK Slew Rate
1.5
4
1
4
V/ns
(2)
A6.4
Sym
Description
66 MHz
33 MHz
Units
Notes
SpecID
Min
Max
Min
Max
t
val
CLK to Signal Valid Delay - bused
signals
2
6
2
11
ns
(1),(2),(3)
A6.5
t
val
(ptp)
CLK to Signal Valid Delay - point
to point
2
6
2
12
(1),(2),(3)
A6.6
t
on
Float to Active Delay
2
2
ns
(1)
A6.7
t
off
Active to Float Delay
14
28
ns
(1)
A6.8
t
su
Input Setup Time to CLK - bused
signals
3
7
ns
(3),(4)
A6.9
t
su
(ptp)
Input Setup Time to CLK - point
to point
5
10,12
ns
(3),(4)
A6.10
t
h
Input Hold Time from CLK
0
0
ns
(4)
A6.11
t
cyc
PCI CLK
t
low
t
high
0.6Vcc
0.4Vcc
0.3Vcc
0.4Vcc, p-to-p
(minimum)
0.5Vcc
0.2Vcc
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MPC5200 | Hardware Specifications |
| MPC5534 | Microcontroller |
| MPC7447A | PowerPC microprocessor |
| MPC7447ANXPNS | PowerPC microprocessor |
| MPC7455 | RISC Microprocessor Hardware Specifications |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MPC5200B_08 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:SDRAM / DDR Memory Controller |
| MPC5200B_10 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:SDRAM/DDR Memory Controller |
| MPC5200BDS | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Technical Data |
| MPC5200BV400 | 功能描述:微處理器 - MPU 400MHz 760MIPS RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:536 MHz 程序存儲器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-324 |
| MPC5200CBV266 | 功能描述:微處理器 - MPU 266MHz 760MIPS RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:536 MHz 程序存儲器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-324 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。