參數(shù)資料
型號: MQ80C32-20/883R
廠商: TEMIC SEMICONDUCTORS
元件分類: 微控制器/微處理器
英文描述: 8-BIT, 20 MHz, MICROCONTROLLER, CQFP44
文件頁數(shù): 267/290頁
文件大?。?/td> 4178K
代理商: MQ80C32-20/883R
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁當(dāng)前第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁
Memory Interface
4-2
Copyright 2000 ARM Limited. All rights reserved.
ARM DDI 0165B
4.1
About the memory interface
The ARM9E-S has a Harvard bus architecture with separate instruction and data
interfaces. This allows concurrent instruction and data accesses, and greatly reduces the
Cycles Per Instruction (CPI) of the processor. For optimal performance, single-cycle
memory accesses for both interfaces are required, although the core can be wait-stated
for nonsequential accesses, or slower memory systems.
For both instruction and data interfaces, the ARM9E-S processor core uses pipelined
addressing. This means that the address and control signals are generated the cycle
before the data transfer takes place. All memory accesses are timed with the clock
CLK.
For each interface there are different types of memory access:
Nonsequential
Sequential
Internal
Coprocessor transfer (for the data interface).
The ARM9E-S can operate in both big-endian and little-endian memory configurations
and this is selected by the CFGBIGEND input. The endian configuration affects both
interfaces, so you must take care when designing the memory interface logic to allow
correct operation of the processor core.
For system programming purposes, you must normally provide some mechanism for
the data interface to access instruction memory. There are two main reasons for this:
The use of in-line data for literal pools is very common. This data is fetched using
the data interface but is normally contained in the instruction memory space.
To enable debug using the JTAG interface it must be possible to download code
into the instruction memory. This code has to be written to memory through the
data interface, because the instruction interface is read-only. In this case it is
essential for the data interface to have access to the instruction memory.
A typical implementation of an ARM9E-S based cached processor has Harvard caches
and a unified memory structure beyond the caches, therefore giving the data interface
access to the instruction memory space. However, for an SRAM-based system, you
cannot use this technique, and you must use an alternative method.
It is not necessary for the instruction interface to have access to the data memory area
unless the processor needs to execute code from data memory.
相關(guān)PDF資料
PDF描述
MQ80C52EXXX-25SBR 8-BIT, MROM, 25 MHz, MICROCONTROLLER, CQFP44
MD83C154DTXXX-12P883D 8-BIT, MROM, 12 MHz, MICROCONTROLLER, CDIP40
MR83C154DTXXX-20/883 8-BIT, MROM, 20 MHz, MICROCONTROLLER, CQCC44
MD83C154CXXX-25/883 8-BIT, MROM, 25 MHz, MICROCONTROLLER, CDIP40
MD80C52CXXX-12SCD 8-BIT, MROM, 12 MHz, MICROCONTROLLER, CDIP40
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
MQ82370-20 制造商:Rochester Electronics LLC 功能描述:- Bulk
MQ8238020 制造商:Intel 功能描述:CONTROLLER: OTHER
MQ82380-20 制造商:Rochester Electronics LLC 功能描述:- Bulk
MQ82380-20/R 制造商:Rochester Electronics LLC 功能描述:
MQ82592 制造商:Rochester Electronics LLC 功能描述:- Bulk