- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄296642 > MT46V128M4FN-75E:C 128M X 4 DDR DRAM, 0.75 ns, PBGA60 PDF資料下載
參數(shù)資料
| 型號： | MT46V128M4FN-75E:C |
| 元件分類： | DRAM |
| 英文描述： | 128M X 4 DDR DRAM, 0.75 ns, PBGA60 |
| 封裝： | 10 X 12.50 MM, FBGA-60 |
| 文件頁數(shù)： | 8/94頁 |
| 文件大小： | 4179K |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁當(dāng)前第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁
09005aef80a1d9e7
Micron Technology, Inc., reserves the right to change products or specifications without notice.
512MBDDRx4x8x16_2.fm - Rev. J 1/06 EN
16
2000–2005 Micron Technology, Inc. All rights reserved.
512Mb: x4, x8, x16 DDR SDRAM
Register Definition
Figure 7:
Mode Register Definition
Burst Type
Sequential
Interleaved
CAS Latency
Reserved
2
3 (DDR400 Only)
Reserved
2.5
Reserved
Burst Length
CAS Latency BT
0
A9
A7 A6 A5 A4 A3
A8
A2 A1 A0
Mode Register
(Mx)
Address Bus
9
7
65
4
3
8
2
1
0
0
1
M3
M4
0
1
0
1
0
1
0
1
M5
0
1
0
1
M6
0
1
Operating Mode
A10
A12 A11
BA0
BA1
10
11
12
13
0
14
Operating Mode
Normal operation
Normal operation/Reset DLL
All other states reserved
0
1
-
0
-
0
-
0
-
0
-
0
-
Valid
-
M6-M0
M8 M7
M9
M10
M12 M11
Burst Length
Reserved
2
4
8
Reserved
M0
0
1
0
1
0
1
0
1
M1
0
1
0
1
M2
0
1
0
1
0
1
Mode Register Definition
Base Mode Register
Extended Mode Register
Reserved
M14
0
0
1
M13
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MT46V128M4P-75L:C | 128M X 4 DDR DRAM, 0.75 ns, PDSO66 |
| MT46V128M4P-75ZLIT:C | 128M X 4 DDR DRAM, 0.75 ns, PDSO66 |
| MT46V64M4TG-75E | 64M X 4 DDR DRAM, 0.75 ns, PDSO66 |
| MT46V64M4FG-75Z | 64M X 4 DDR DRAM, 0.75 ns, PBGA60 |
| MT47H128M8HQ-3AT | 128M X 8 DDR DRAM, 0.4 ns, PBGA60 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。