- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98045 > MT8LLN22NCNE PCI BUS CONTROLLER, PBGA316 PDF資料下載
參數(shù)資料
| 型號： | MT8LLN22NCNE |
| 元件分類： | 總線控制器 |
| 英文描述： | PCI BUS CONTROLLER, PBGA316 |
| 封裝： | 27 X 27 MM, PLASTIC, BGA-316 |
| 文件頁數(shù)： | 66/145頁 |
| 文件大小： | 2285K |
| 代理商： | MT8LLN22NCNE |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁當前第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁
Coppertail Product Specification
MT8LLN22NCNE.fm – Rev. 1, Pub. 2/02
27
2002, Micron Technology Inc.
PRELIMINARY
MT8LLN22NCNE
COPPERTAIL
4
DMA Controller Enable. When set, the DMA core logic is enabled.
When clear, the DMA core logic is disabled and inaccessible.
R/W
0
3
Programmable Interval Timer Enable. When set, the PIT core logic is
enabled. When clear, the PIT core logic is disabled and inaccessible.
R/W
0
2
Legacy Alias Enable. When set, addresses are decoded using ISA legacy
I/O aliasing. When clear, no I/O aliasing is performed during address
decode.
R/W
0
1
Subtractive Decode Enable. When set, all memory and I/O cycles on the
PCI bus that go unclaimed will be subtractively decoded and forwarded
to the LPC bus. When clear, the cycles will be allowed to master-abort.
R/W
1
0
South Core Enable. When set, decode of I/O registers B2h, B3h, 92h,
CF9h is enabled. When clear, decode of these registers is disabled.
R/W
1
Core Bus Control (Device 7h, Function 0h) (continued)
ADDRESS: 40h-43h
SYMBOL: BUS_CTRL
BITS
DESCRIPTION
PROPERTIES
RESET
LPC Long Count Abort Register (Device 7h, Function 0h)
ADDRESS: 44h-47h
SYMBOL: LPCABORT
BITS
DESCRIPTION
PROPERTIES
RESET
31:24
Reserved.
R/O
0
23
Force NMI. Writing a one to this field will force a delayed timeout NMI
and sets status bit when the Delayed Timeout NMI Enable is set.
W/O
0
22:21
Reserved.
R/O
0
20
Delayed Timeout NMI Enable. When set a Delayed Timeout Status from
the LPC bus will cause a NMI. When clear, they have no affect.
R/W
0
19:18
LPC Error Control, including the LPC Delayed Timeout Condition. This
field determines what type of system interrupt is generated when an LPC
error occurs. Allowable values are:
00: NMI
10: SMI
01: SCI
11: Disabled
R/W
0
17
LPC Error status. Set when an LPC error sync has occurred.
R/WOTC
0
16
Delayed Timeout Status. Set when a delayed transaction timeout has
occurred on a cycle from the LPC bus.
R/WOTC
0
15:0
LPC long sync abort count. The number of clocks that an LPC device can
signal a long sync before the LPC bridge aborts the transfer.
R/W
0
相關PDF資料 |
PDF描述 |
|---|---|
| MTB10N40ET4 | 10 A, 400 V, 0.55 ohm, N-CHANNEL, Si, POWER, MOSFET |
| MTB15N06V | 15 A, 60 V, 0.12 ohm, N-CHANNEL, Si, POWER, MOSFET |
| MTB15N06VT4 | 15 A, 60 V, 0.12 ohm, N-CHANNEL, Si, POWER, MOSFET |
| MTB16N25E | 16 A, 250 V, 0.25 ohm, N-CHANNEL, Si, POWER, MOSFET |
| MTB16N25ET4 | 16 A, 250 V, 0.25 ohm, N-CHANNEL, Si, POWER, MOSFET |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MT8LLN22NCNE-A | 制造商:Micron Technology Inc 功能描述:COPPERTAIL CHIPSET - Trays |
| MT8LLN22NCNE-A2 | 制造商:Micron Technology Inc 功能描述:COPPERTAIL CHIPSET AND MOTHERBOARD - Trays |
| MT8LSDF3264WG-133D1 | 制造商:Micron Technology Inc 功能描述:256MB 32MX64 SYNCH DRAM MODULE MICRO DIMM 3.3V - Trays |
| MT8LSDT1664 | 制造商:Micron Technology Inc 功能描述:128MB 16MX64 SDRAM MODULE PBF DIMM 3.3V - Trays |
| MT8LSDT1664AG-10EB1 | 制造商:Micron Technology Inc 功能描述:DRAM MOD SDRAM 1GBIT 168UDIMM - Trays |
發(fā)布緊急采購，3分鐘左右您將得到回復。