- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄367822 > PCI9060 (Electronic Theatre Controls, Inc.) 12O COMPATIBLE PCI BUS MASTER INTERFACE CHIP FOR ADAPTERS AND EMBEDDED SYSTEMS PDF資料下載
參數(shù)資料
| 型號： | PCI9060 |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | 12O COMPATIBLE PCI BUS MASTER INTERFACE CHIP FOR ADAPTERS AND EMBEDDED SYSTEMS |
| 中文描述： | 12O兼容的PCI總線主控接口芯片的適配器和嵌入式系統(tǒng) |
| 文件頁數(shù)： | 51/192頁 |
| 文件大小： | 1551K |
| 代理商： | PCI9060 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁當前第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁
SECTION 3
PCI 9080
FUNCTIONAL DESCRIPTION
PLX Technology, Inc., 1997
Page 42
Version 1.02
in the Outbound Free List FIFO. If Outbound Free List
FIFO is not empty (head and tail pointers are not equal),
the IOP can obtain the MFA of the oldest free outbound
message frame by reading the location pointed to by the
Queue Base Register + (3 * FIFO Size) + Outbound
Free Tail Pointer Register. After the IOP reads the MFA,
it must increment the Outbound Free Tail Pointer
Register. To prevent overflow conditions, I
2
O specifies
that the number of message frames allocated should be
less than or equal to the number of entries in a FIFO.
MU also checks for overflows of the Outbound Free List
FIFO. When the head pointer is incremented and
becomes equal to the tail pointer, the Outbound Free
List FIFO is full, and the MU generates a local LSERR
(NMI) interrupt. The interrupt is recorded in the Queue
Status Control (QSR) Register.
From the time that the PCI write transaction is received
until the data is written into local memory and the
Outbound Free Head Pointer Register is incremented,
any PCI direct slave access to the PCI 9080 is issued a
RETRY.
Table 3-8. Circular FIFO Summary
FIFO
Name
PCI
Port
Generate PCI
Interrupt
Generate Local
Interrupt
Head Pointer
Maintained by
Tail Pointer
Maintained by
Inbound Free
List FIFO
Inbound Queue
Port (Host read)
No
No
Local
processor
MU hardware
Inbound Post
List FIFO
Inbound Queue
Port (Host write)
No
Yes, when Port
is written
MU hardware
Local
processor
Outbound Post
List FIFO
Outbound Queue
Port (Host read)
Yes, when FIFO
is not empty
No
Local
processor
MU hardware
Outbound Free
List FIFO
Outbound Queue
Port (Host write)
No
Yes, (LSERR) when
FIFO full
MU hardware
Local
processor
3.13.10 I
2
0 Enable Sequence
To enable I
2
O, the local processor should perform the
following:
Initialize Space 1 address and range
Initialize all FIFOs and message frame memory
Set the PCI class code in Register (PCI:09h-0Bh) to
be an I
2
O device with programming interface 01h
Set the I
2
O enable bit
Set the Local Init Done bit
Note:
NB# must be pulled up so the PCI 9080 issues
retries to all PCI accesses until the Local Init Done bit is
set in register (LOC:ECh) (refer to Table 4-59) by the
local processor.
The I
2
O enable bit in the Queue Status Register (LOC:
168h; Table 4-89) causes remapping of resources for
use in I
2
O mode. When this bit is set, all memory
mapped configuration registers (such as queue ports
40h and 44h) and Space 1 share PCIBAR0 (PCI:10h,
LOC:10h; Table 4-19). PCI accesses to offset 00h-FFh
of PCIBAR0 will result in accesses to the internal
configuration registers of the PCI 9080. Accesses above
offset FFh of PCIBAR0 will result in local space
accesses beginning at offset 100h from the Local
Space 1 Remap Register (LAS1BA, LOC:174h; Table 4-
46). Therefore space located at offset 00h-FFh from
LAS1BA is not addressable by way of PCIBAR0.
Programmer’s Note:
00h-FFh of PCIBAR0 result in internal configuration
accesses, Inbound Free MFAs must be greater than
FFh.
Because PCI accesses to offset
相關PDF資料 |
PDF描述 |
|---|---|
| PCI9080 | 12O COMPATIBLE PCI BUS MASTER INTERFACE CHIP FOR ADAPTERS AND EMBEDDED SYSTEMS |
| PCI9060ES | 12O COMPATIBLE PCI BUS MASTER INTERFACE CHIP FOR ADAPTERS AND EMBEDDED SYSTEMS |
| PCI9060SD | 12O COMPATIBLE PCI BUS MASTER INTERFACE CHIP FOR ADAPTERS AND EMBEDDED SYSTEMS |
| PCI950PT | PC Card Support |
| PCI9656-AC66BI | Controller Miscellaneous - Datasheet Reference |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| PCI90603A | 制造商:PLX Technology 功能描述: |
| PCI9060-3A | 制造商:PLX Technology 功能描述: |
| PCI9060-3AF | 功能描述:數(shù)字總線開關 IC PCI Bus Interface RoHS:否 制造商:Texas Instruments 開關數(shù)量:24 傳播延遲時間:0.25 ns 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:TSSOP-56 封裝:Reel |
| PCI9060ES | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:12O COMPATIBLE PCI BUS MASTER INTERFACE CHIP FOR ADAPTERS AND EMBEDDED SYSTEMS |
| PCI9060ESF | 功能描述:數(shù)字總線開關 IC PCI Bus Interface RoHS:否 制造商:Texas Instruments 開關數(shù)量:24 傳播延遲時間:0.25 ns 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:TSSOP-56 封裝:Reel |
發(fā)布緊急采購，3分鐘左右您將得到回復。