- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄225036 > RG82845MZ Controller Miscellaneous - Datasheet Reference PDF資料下載
參數(shù)資料
| 型號： | RG82845MZ |
| 英文描述： | Controller Miscellaneous - Datasheet Reference |
| 中文描述： | 控制器雜項-數(shù)據(jù)表參考 |
| 文件頁數(shù)： | 116/157頁 |
| 文件大小： | 1407K |
| 代理商： | RG82845MZ |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁當前第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁
Intel
82845MP/82845MZ Chipset-Mobile (MCH-M)
250687-002
Datasheet
61
R
3.7.18.
DRC – DRAM Controller Mode Register – Device #0
Offset:
7C-7Fh
Default:
00000000h
Access:
Read/Write
Size:
32 bits
Bit
Description
31:30
Revision Number (REV): Reflects the revision number of the format used for DDR register
definition. Currently, this field must be “00”, since this (rev “00”) is the only existing version of the
specification.
29
Initialization Complete (IC): This bit is used for communication of software state between the
memory controller and the BIOS. BIOS sets this bit to 1 after initialization of the DRAM memory
array is complete.
28
Dynamic Power-down mode Enable: When set, the DRAM controller will put pair of rows into
power down mode when all banks are pre-charged (closed). Once a bank is accessed, the relevant
pair of rows is taken out of Power Down mode.
The entry into power down mode is performed by de-activation of CKE. The exit is performed by
activation of CKE.
0:
DRAM Power-down disabled
1:
DRAM Power-down enabled
27:24
Active DDR Rows: Implementations may use this field to limit the maximum number of DDR rows
that may be active at once.
0000
All rows allowed to be in the active state
Others:
Reserved.
23:22
Reserved
21:20
DRAM Data Integrity Mode (DDIM): These bits select one of 4 DRAM data integrity modes.
DDIM Operation
00
Non-ECC mode
10
Error checking with correction.
Other
Reserved
19:11
Reserved
10:8
Refresh Mode Select (RMS): This field determines whether refresh is enabled and, if so, at what
rate refreshes will be executed.
000:
Refresh disabled
001:
Refresh enabled. Refresh interval 15.6 Sec
010:
Refresh enabled. Refresh interval 7.8 sec
011:
Refresh enabled. Refresh interval 64 sec
111:
Refresh enabled. Refresh interval 64 clocks (fast refresh mode)
Other:
Reserved
7
Reserved
相關PDF資料 |
PDF描述 |
|---|---|
| RG82870P2 | Controller Miscellaneous - Datasheet Reference |
| RH5RE36AA-T1-FA | 3.6 V FIXED POSITIVE LDO REGULATOR, 0.7 V DROPOUT, PSSO3 |
| RH5RE56AA-T1-FA | 5.6 V FIXED POSITIVE LDO REGULATOR, 0.7 V DROPOUT, PSSO3 |
| RE5RE36AA-TZ-FC | 3.6 V FIXED POSITIVE LDO REGULATOR, 0.7 V DROPOUT, PBCY3 |
| RE5RE36AC-TZ-FC | 3.6 V FIXED POSITIVE LDO REGULATOR, 0.7 V DROPOUT, PBCY3 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| RG82845PE S L6H5 | 制造商:Intel 功能描述:CHIPSTGMCH 82845PE HT-PBGA760 |
| RG82845PESL6Q3 | 制造商:Intel 功能描述:Chipsets |
| RG82845-SL5V7 | 制造商:Intel 功能描述:INTEL 845G GRAPHICS AND MEMORY CONTROLLER HUB(GMCH) |
| RG82845SL5YQ | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel?? 845 Chipset: 82845 Memory Controller Hub (MCH) for SDR |
| RG82845-SL63W | 制造商:Intel 功能描述:INTEL 845G GRAPHICS AND MEMORY CONTROLLER HUB(GMCH) |
發(fā)布緊急采購，3分鐘左右您將得到回復。