3/178
Table of Contents
3 INTERRUPTS . . .... .. . . . . . . . . .... . ... .. . . . . .... .... .. . .... .. . . . . . . ... .. . . . . . 39
3.1 INTRODUCTION . . . . . . . . . . . . . .... . . ... .. ... .. .. . . . . . . . ... .. .. .... . . ... .. 39
3.2 INTERRUPT VECTORING .... .. . .... .. . .... . ... .. .. .. .... . . . ... . . . . . . . . . . 39
3.2.1
Divide by Zero trap . . . . . . . . . . . . . . . . .... . . . ... . . . . . . . . . . . . . ... .. . . .. . 39
3.2.2
Segment Paging During Interrupt Routines . .... .. . . . . . . . . . . . . . ... .. . .... 40
3.3 INTERRUPT PRIORITY LEVELS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
3.4 PRIORITY LEVEL ARBITRATION . . . . . . ... .. ... .. .. ... .. .. ... .. .. .... . . ... .. 40
3.4.1
Priority level 7 (Lowest) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
3.4.2
Maximum depth of nesting . . . . . . ... .. ... .. .. . . . . . . . . . . . . . . .... . . ... .. 40
3.4.3
Simultaneous Interrupts . . . . . . . . . . . . .... . . . ... . . . . . . . . . . . . . ... ... . . . . 40
3.4.4
Dynamic Priority Level Modification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
3.5 ARBITRATION MODES . . . . . . . . . . . . . . . . . .... . ... .. . . . . .... . . . ... . . . . . . . . . . 41
3.5.1
Concurrent Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
3.5.2
Nested Mode . . . . . . .... . ... .. . . ... ... . ... .. . . ... .. . . ... . ... .. .. ... 44
3.6 EXTERNAL INTERRUPTS . . . . . . . . . . . . . . . . . . . . . .... .... ... . . . . . . . . ... .. . . . 46
3.7 TOP LEVEL INTERRUPT . . . . . . . . . . . . . . . . . .... ... . . . . . . . . . . . . . . . . . . . . ... .. 48
3.8 ON-CHIP PERIPHERAL INTERRUPTS . . . . . . . . . . . . . . . . . . . . . . . . . . . .... . . ... .. 48
3.9 NMI/WKP0 LINE MANAGEMENT . . . .... . ... .. .. .. . . . . . . . . . . . . ... . . . .... . ... 49
3.9.1
NMI/Wake-Up Event Handling in Run mode . . .... . . . .... . ... .. . . ... .. . . . 50
3.9.2
NMI/Wake-Up Event Handling in STOP mode . . . . . . .... .. . . . . . . ... .. . . . . . 50
3.9.3
Unused Wake Up Management Unit lines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
3.10 INTERRUPT RESPONSE TIME . .... . . ... .. .... ... . . . . . . . . . . . . . . . . . . . . ... .. 51
3.11 INTERRUPT REGISTERS . . .... . ... .. . . . . .... .... .. . . . . . . . . . . . . . ... .. . .... 52
3.12 WAKE-UP / INTERRUPT LINES MANAGEMENT UNIT (WUIMU) . . . . . . . . . . . . . . . . . . 55
3.12.1 Introduction . . . . . . . . . . . . . . . . . . ... . . . . ... .. ... .. .. ... .. . ... .. . . ... . . 55
3.12.2 Main Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .... . ... 55
3.12.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
3.12.4 Programming Considerations . . . . . . . . . . . . . . . . . . . . . . . . . . .... . ... .. . . ... 57
3.12.5 Register Description . .... . . . . . . . . ... ... . . . . . . . . ... .. .. ... . . . .... . ... 59
4 EM CONFIGURATION REGISTERS (EM) . . . . . . . . . . . . . . .... . . . .... .... .. . .... .. . . . 62
5 RESET AND CLOCK CONTROL UNIT (RCCU) . . . .... .... .. . . . . . . . . . . . . . ... .. . .... 63
5.1 INTRODUCTION . . . . . . . . . . . . . .... . . ... .. ... .. .. . . . . . . . ... .. .. .... . . ... .. 63
5.2 CLOCK CONTROL UNIT . . . . . . . .... . . ... .. .... ... . . . . . . . . . . . . . . . . . .. . ... .. 63
5.2.1
Clock Control Unit Overview . . . . . ... .. ... .. .. . . . . . . . ... .. .. .... . . ... .. 63
5.3 CLOCK MANAGEMENT . . . . . . . . . . . . . ... . . . . ... .. ... .. .. ... .. . ... .. . . ... . . 65
5.3.1
PLL Clock Multiplier Programming . . . . .... .... .. . . . . . . . . . . . . . ... .. . .... 66
5.3.2
CPU Clock Prescaling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
5.3.3
Peripheral Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
5.3.4
Low Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .... . ... 67
5.3.5
Interrupt Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . .... .... .. . . . . . . . . . . 67
5.4 CLOCK CONTROL REGISTERS . . . . . . . . . . . . . . . . . .... .... ... . . . . . . . . ... .. . . . 69
5.5 OSCILLATOR CHARACTERISTICS . . . . . . . . . . . .... . . ... . . . . ... .. ... .. .. ... .. 73
5.6 RESET/STOP MANAGER . . . . . . .... . . ... .. .... ... . . . . . . . . . . . . . . . . . .. . ... .. 74
5.6.1
Reset Pin Timing . . . .... . ... .. . . . . .... . ... .. . . ... .. . . . . . . ... .. . . ... 75
5.7 STOP MODE . . . . . . . . . . . . . . . . . . . . . . ... . . . . . . . . . ... .. .. ... .. . ... .. . . ... .. 76
5.8 LOW VOLTAGE DETECTOR (LVD) . . . . . . . . . . . . . . .... . . . .... . ... .. . . ... .. . . . 78