4/178
Table of Contents
178
6 I/O PORTS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ... . . . . ... .. ... .. .. ... .. . ... .. . . ... . . 79
6.1 INTRODUCTION . . . . . . . . . . . . . .... . . ... .. ... .. .. . . . . . . . ... .. .. .... . . ... .. 79
6.2 SPECIFIC PORT CONFIGURATIONS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .... . ... 79
6.3 PORT CONTROL REGISTERS . . . . . . . . . . . . . . . . . . .... . . . .... .... .. . .... .. . . . 79
6.4 INPUT/OUTPUT BIT CONFIGURATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
6.5 ALTERNATE FUNCTION ARCHITECTURE . . . . . . . . . . . . . . . . . . . . . . . . .... . . ... .. 84
6.5.1
Pin Declared as I/O . . .... . ... .. . . . . .... . ... .. . . ... .. . . . . . . ... .. . . ... 84
6.5.2
Pin Declared as an Alternate Function Input . . .... .... ... . ... .. . . ... .. . . . 84
6.5.3
Pin Declared as an Alternate Function Output . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
6.6 I/O STATUS AFTER WFI, HALT AND RESET . . . . . . . . . . . . . . . . . . . . . . .... . . ... .. 84
7 ON-CHIP PERIPHERALS . . . . . . . . . . . .... . . ... .. .... ... . . . . . . . . . . . . . . . . . . . . ... .. 85
7.1 TIMER/WATCHDOG (WDT) . . . . . . . . . . . . . .... . ... .. . . . . .... . . . . .. . . . . . . . . . . 85
7.1.1
Introduction . . . . . . . . . . . . .... . . ... .. .... ... . . . . . . . . . . . . . . . . . . . . ... .. 85
7.1.2
Functional Description . . . . . . . . . ... .. ... .. .. . . . . . . . ... .. .. .... . . ... .. 86
7.1.3
Watchdog Timer Operation . . . . . . . . . . .... .... .. . . . . . . . . . . . . . ... .. . .... 87
7.1.4
WDT Interrupts .... .... .. . .... .. . .... . ... .. .. .. .... . . . ... . . . . . . . . . . 89
7.1.5
Register Description . . . . . .... . . ... .. .... ... . . . . . . . . . . . . . . . . . .. . ... .. 90
7.2 STANDARD TIMER (STIM) . .... . ... . . . . ... ... . . . . . . . . ... .. . . ... . . . .... . ... 92
7.2.1
Introduction . . . . . . . . . . . . .... . . ... .. .... ... . . . . . . . . . . . . . . . . . . . . ... .. 92
7.2.2
Functional Description . . . . . . . . . ... .. ... .. .. . . . . . . . ... .. .. .... . . ... .. 93
7.2.3
Interrupt Selection . . . .... . ... .. . . . . . ... . ... .. . . ... .. . .... . ... .. . . ... 94
7.2.4
Register Mapping . . . . . . . .... . . ... .. ... .. .. . . . . . . . . . . . . . . .... . . ... .. 94
7.2.5
Register Description . . . . . .... . . ... .. .... ... . . . . . . . . . . . . . . . . . .. . ... .. 95
7.3 EXTENDED FUNCTION TIMER (EFT) . . . . . . .... . . . ... . . . . . . . . . . . . . ... ... . . . . 96
7.3.1
Introduction . . . . . . . . . . . . .... . . ... .. .... ... . . . . . . . . . . . . . . . . . . . . ... .. 96
7.3.2
Main Features . . . . . . . . . . .... . . ... .. .... ... . . . . . . . . . . . . . . . . . .. . ... .. 96
7.3.3
Functional Description . . . . . . . . . ... .. ... .. .. . . . . . . . ... .. .. .... . . ... .. 96
7.3.4
Interrupt Management . . . . . . . . . ... . . . . . . . . . ... .. .. ... .. .. . . .. . . ... . 106
7.3.5
Register Description . . . . . .... . . ... .. .... ... . . . . . . . . . . . . . . . . . .. . ... . 108
7.4 3-PHASE INDUCTION MOTOR CONTROLLER (IMC) . . . . . . . . . . . . . . . . . . . . . . . . . . 116
7.4.1
Introduction . . . . . . . . . . . . .... . . ... .. .... ... . . . . . . . . . . . . . . . . . . . . ... . 116
7.4.2
Main Features . . . . . . . . . . .... . . ... .. .... ... . . . . . . . . . . . . . . . . . .. . ... . 116
7.4.3
Functional Description . . . . . . . . . ... .. ... .. .. . . . . . . . ... .. .. .... . . ... . 116
7.4.4
Tacho Counter Operating mode . . . . . .... . ... .. .. .. . . . . . . . ... . . . . . . . . . 122
7.4.5
IMC Operating mode . . . . . . . . . . . . . . . . . . . . .... .... ... . . . . . . . . ... .. . . 122
7.4.6
IMC Output selection . . . . . . . . . . . . . .... . ... .. .. .. .... . . . ... . . . . . . . . . 123
7.4.7
NMI management . . . . . . . . . . . . . ... .. ... .. .. . . . . . . . ... .. .. .... . . ... . 124
7.4.8
Register Description . . . . . .... . . ... .. .... ... . . . . . . . . . . . . . . . . . .. . ... . 125
7.5 SERIAL PERIPHERAL INTERFACE (SPI) . . . . . . . . . . . . . . . . . . . . . . . . . .... . . ... . 135
7.5.1
Introduction . . . . . . . . . . . . .... . . ... .. .... ... . . . . . . . . . . . . . . . . . . . . ... . 135
7.5.2
Main Features . . . . . . . . . . .... . . ... .. .... ... . . . . . . . . . . . . . . . . . .. . ... . 135
7.5.3
General description . . . . . . .... . . ... .. .... ... . . . . . . . . . . . . . . . . . . . . ... . 135
7.5.4
Functional Description . . . . . . . . . ... .. ... .. .. . . . . . . . ... .. .. .... . . ... . 137
7.5.5
Interrupt Management . . . . . . . . . ... . . . . . . . . . ... .. .. ... .. .. . . .. . . ... . 144
7.5.6
Register Description . . . . . .... . . ... .. .... ... . . . . . . . . . . . . . . . . . .. . ... . 145