- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19434 > TMS320C6414TBCLZ6 (Texas Instruments)IC DSP FIXED POINT 532FC/CSP PDF資料下載
參數(shù)資料
| 型號(hào)： | TMS320C6414TBCLZ6 |
| 廠商： | Texas Instruments |
| 文件頁數(shù)： | 18/146頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC DSP FIXED POINT 532FC/CSP |
| 標(biāo)準(zhǔn)包裝： | 60 |
| 系列： | TMS320C6414T/15T/16T |
| 類型： | 定點(diǎn) |
| 接口： | 主機(jī)接口，McBSP，PCI，UTOPIA |
| 時(shí)鐘速率： | 600MHz |
| 非易失內(nèi)存： | 外部 |
| 芯片上RAM： | 1.03MB |
| 電壓 - 輸入/輸出： | 3.30V |
| 電壓 - 核心： | 1.10V |
| 工作溫度： | 0°C ~ 90°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 532-BFBGA，F(xiàn)CCSP |
| 供應(yīng)商設(shè)備封裝： | 532-FC/CSP（23x23） |
| 包裝： | 管件 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁當(dāng)前第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁
TMS320C6414T, TMS320C6415T, TMS320C6416T
FIXEDPOINT DIGITAL SIGNAL PROCESSORS
SPRS226M NOVEMBER 2003 REVISED APRIL 2009
114
POST OFFICE BOX 1443
HOUSTON, TEXAS 772511443
PERIPHERAL COMPONENT INTERCONNECT (PCI) TIMING [C6415T AND C6416T ONLY]
timing requirements for PCLK (see Figure 47)
NO.
600
720
850
1G
UNIT
MIN
MAX
1
tc(PCLK)
Cycle time, PCLK
30 (or 8P§)
ns
2
tw(PCLKH)
Pulse duration, PCLK high
11
ns
3
tw(PCLKL)
Pulse duration, PCLK low
11
ns
4
tsr(PCLK)
v/t slew rate, PCLK
1
4
V/ns
For 3.3-V operation, the reference points for the rise and fall transitions are measured at VILP MAX and VIHP MIN.
P = 1/CPU clock frequency in ns. For example, when running parts at 720 MHz, use P = 1.39 ns.
§ Select the parameter value of 30 ns or 8P, whichever is greater.
PCLK
1
2
3
4
0.4 DVDD V MIN
Peak to Peak for
3.3V signaling
Figure 47. PCLK Timing
timing requirements for PCI reset (see Figure 48)
NO.
600
720
850
1G
UNIT
MIN
MAX
1
tw(PRST)
Pulse duration, PRST
1
ms
2
tsu(PCLKA-PRSTH)
Setup time, PCLK active before PRST high
100
s
PRST
PCLK
2
1
Figure 48. PCI Reset (PRST) Timing
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ZL9101MIRZ | MODULE DGTL DC-DC 12A 21QFN |
| EBM18DRKN-S13 | CONN EDGECARD 36POS .156 EXTEND |
| VI-B1F-CY-F1 | CONVERTER MOD DC/DC 72V 50W |
| VI-J32-IZ | CONVERTER MOD DC/DC 15V 25W |
| HWS30-12/A | PWR SUP IND 12V 2.5A SNG OUTPUT |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| TMS320C6414TBCLZ7 | 制造商:TI 制造商全稱:Texas Instruments 功能描述:FIXED-POINT DIGITAL SIGNAL PROCESSORS |
| TMS320C6414TBCLZ8 | 制造商:TI 制造商全稱:Texas Instruments 功能描述:FIXED-POINT DIGITAL SIGNAL PROCESSORS |
| TMS320C6414TBCLZA6 | 制造商:TI 制造商全稱:Texas Instruments 功能描述:FIXED-POINT DIGITAL SIGNAL PROCESSORS |
| TMS320C6414TBCLZA7 | 制造商:Texas Instruments 功能描述: |
| TMS320C6414TBCLZA8 | 制造商:TI 制造商全稱:Texas Instruments 功能描述:FIXED-POINT DIGITAL SIGNAL PROCESSORS |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。