- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄359423 > VS6724 (意法半導體) 2 Megapixel single-chip camera module PDF資料下載
參數(shù)資料
| 型號： | VS6724 |
| 廠商： | 意法半導體 |
| 英文描述： | 2 Megapixel single-chip camera module |
| 中文描述： | 兩百萬像素的單芯片相機模塊 |
| 文件頁數(shù)： | 35/118頁 |
| 文件大小： | 1200K |
| 代理商： | VS6724 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁當前第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁
VS6724
Functional description
35/118
CSI logical DMA channels
The purpose of logical channels is to separate different data flows which are interleaved in
the data stream, in the case of the VS6724 this allows the identification of the pipe context
used for an image frame. The DMA channel identifier number is directly encoded in the 4-
byte CSI embedded sync codes. The receiver can then monitor the DMA channel identifier
and de-multiplex the interleaved video streams to their appropriate DMA channel. The
bChannelID
register can have the value 0 to 6. The DMA channel identifier must be fully
programmable to allow the host to configure which DMA channels the different video data
stream use.
Logical channel control
●
The channel identifier is a part of CSI synchronization code, upper four bits of last byte of
synchronization code.
Figure 20. CSI frame structure (VGA example)
illustrates the
synchronization code with logical channel identifiers.
Figure 20.
CSI frame structure (VGA example)
2.10.4
VSYNC and HSYNC
The VS6724 can provide two programmable hardware synchronization signals: VSYNC and
HSYNC. The position of these signals within the output frame can be programmed by the
user or an automatic setting can be used where the signals track the active video portion of
the output frame regardless of its size.
Horizontal synchronization signal (HSYNC)
The HSYNC signal is controlled by the bHSyncSetup register. The following options are
available:
enable/disable
select polarity
all lines or active lines only
manual or automatic
●
●
●
●
F
F
0
0
0
0
DC LC
DMA Channel Number
Valid channels = 0 to 6
Line code
0x0 = Line Start
0x1 = Line End
0x2 = Frame Start
0x3 = Frame End
32-bit embedded ITU-CSI sync code
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| VS8002LC | Logic IC |
| VS8001FC | Logic IC |
| VS8001FI | Logic IC |
| VS8001LC | Logic IC |
| VS8001LI | Logic IC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| VS6724P0FY | 制造商:STMicroelectronics 功能描述: |
| VS6724Q0FB | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:2 Megapixel single-chip camera module |
| VS6725 | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:2 megapixel single-chip camera module |
| VS6725Q045 | 制造商:STMicroelectronics 功能描述: |
| VS6725XQ045/TR | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:2 megapixel single-chip camera module |
發(fā)布緊急采購，3分鐘左右您將得到回復。