參數資料
型號： XC2S100-5FG456C
廠商： Xilinx Inc
文件頁數： 58/99頁
文件大?。?/td> 0K
描述： IC FPGA 2.5V 600 CLB'S 456-FBGA
標準包裝： 1
系列： Spartan®-II
LAB/CLB數： 600
邏輯元件/單元數： 2700
RAM 位總計： 40960
輸入/輸出數： 196
門數： 100000
電源電壓： 2.375 V ~ 2.625 V
安裝類型： 表面貼裝
工作溫度： 0°C ~ 85°C
封裝/外殼： 456-BBGA
供應商設備封裝： 456-FBGA
產品目錄頁面： 599 (CN2011-ZH PDF)
其它名稱： 122-1227
XC2S100-5FG456C-ND
Spartan-II FPGA Family: DC and Switching Characteristics
DS001-3 (v2.8) June 13, 2008
Module 3 of 4
Product Specification
61
R
Clock Distribution Guidelines(1)
Clock Distribution Switching Characteristics
TGPIO is specified for LVTTL levels. For other standards, adjust TGPIO with the values shown in "I/O Standard Global Clock
I/O Standard Global Clock Input Adjustments
Delays associated with a global clock input pad are specified for LVTTL levels. For other standards, adjust the delays by the
values shown. A delay adjusted in this way constitutes a worst-case limit.
Symbol
Description
Speed Grade
Units
-6
-5
Max
GCLK Clock Skew
TGSKEWIOB
Global clock skew between IOB flip-flops
0.13
0.14
ns
Notes:
1.
These clock distribution delays are provided for guidance only. They reflect the delays encountered in a typical design under
worst-case conditions. Precise values for a particular design are provided by the timing analyzer.
Symbol
Description
Speed Grade
Units
-6
-5
Max
GCLK IOB and Buffer
TGPIO
Global clock pad to output
0.7
0.8
ns
TGIO
Global clock buffer I input to O output
0.7
0.8
ns
Symbol
Description
Standard
Speed Grade
Units
-6
-5
Data Input Delay Adjustments
TGPLVTTL
Standard-specific global clock
input delay adjustments
LVTTL
0
ns
TGPLVCMOS2
LVCMOS2
–0.04
–0.05
ns
TGPPCI33_3
PCI, 33 MHz, 3.3V
–0.11
–0.13
ns
TGPPCI33_5
PCI, 33 MHz, 5.0V
0.26
0.30
ns
TGPPCI66_3
PCI, 66 MHz, 3.3V
–0.11
–0.13
ns
TGPGTL
GTL
0.80
0.84
ns
TGPGTLP
GTL+
0.71
0.73
ns
TGPHSTL
HSTL
0.63
0.64
ns
TGPSSTL2
SSTL2
0.52
0.51
ns
TGPSSTL3
SSTL3
0.56
0.55
ns
TGPCTT
CTT
0.62
ns
TGPAGP
AGP
0.54
0.53
ns
Notes:
1.
Input timing for GPLVTTL is measured at 1.4V. For other I/O standards, see the table "Delay Measurement Methodology," page 60.
相關PDF資料
PDF描述
GBM06DRKN-S13 CONN EDGECARD 12POS .156 EXTEND
VI-21J-EU CONVERTER MOD DC/DC 36V 200W
LQG15HS56NJ02D INDUCTOR 56NH 200MA 0402
GBM06DRKH-S13 CONN EDGECARD 12POS .156 EXTEND
ADSP-BF531SBB400 IC DSP CTLR 16BIT 400MHZ 169-BGA
相關代理商/技術參數
參數描述
XC2S100-5FG456I 功能描述:IC FPGA 2.5V I-TEMP 456-FBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現場可編程門陣列） 系列:Spartan®-II 產品變化通告:XC4000(E,L) Discontinuation 01/April/2002 標準包裝:24 系列:XC4000E/X LAB/CLB數:100 邏輯元件/單元數:238 RAM 位總計:3200 輸入/輸出數:80 門數:3000 電源電壓:4.5 V ~ 5.5 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:120-BCBGA 供應商設備封裝:120-CPGA（34.55x34.55）
XC2S100-5FGG256C 功能描述:IC SPARTAN-II FPGA 100K 256-FBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現場可編程門陣列） 系列:Spartan®-II 標準包裝:40 系列:Spartan® 6 LX LAB/CLB數:3411 邏輯元件/單元數:43661 RAM 位總計:2138112 輸入/輸出數:358 門數:- 電源電壓:1.14 V ~ 1.26 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:676-BGA 供應商設備封裝:676-FBGA（27x27）
XC2S100-5FGG256I 功能描述:IC SPARTAN-II FPGA 100K 256-FBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現場可編程門陣列） 系列:Spartan®-II 標準包裝:40 系列:Spartan® 6 LX LAB/CLB數:3411 邏輯元件/單元數:43661 RAM 位總計:2138112 輸入/輸出數:358 門數:- 電源電壓:1.14 V ~ 1.26 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:676-BGA 供應商設備封裝:676-FBGA（27x27）
XC2S100-5FGG456C 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-II FPGA Family
XC2S100-5FGG456I 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-II FPGA Family
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*