參數(shù)資料
型號(hào)： XC2S300E-6PQ208C
廠商： Xilinx Inc
文件頁(yè)數(shù)： 51/108頁(yè)
文件大小： 0K
描述： IC FPGA 1.8V 1536 CLB'S 208-PQFP
產(chǎn)品變化通告： FPGA Family Discontinuation 18/Apr/2011
標(biāo)準(zhǔn)包裝： 24
系列： Spartan®-IIE
LAB/CLB數(shù)： 1536
邏輯元件/單元數(shù)： 6912
RAM 位總計(jì)： 65536
輸入/輸出數(shù)： 146
門數(shù)： 300000
電源電壓： 1.71 V ~ 1.89 V
安裝類型： 表面貼裝
工作溫度： 0°C ~ 85°C
封裝/外殼： 208-BFQFP
供應(yīng)商設(shè)備封裝： 208-PQFP（28x28）
其它名稱： 122-1211
DS077-3 (v3.0) August 9, 2013
47
Product Specification
Spartan-IIE FPGA Family: DC and Switching Characteristics
R
— OBSOLETE — OBSOLETE — OBSOLETE — OBSOLETE —
CLB Distributed RAM Switching Characteristics
CLB Shift Register Switching Characteristics
Block RAM Switching Characteristics
Symbol
Description
Speed Grade
Units
-7
-6
Min
Max
Min
Max
Sequential Delays
TSHCKO16
Clock CLK to X/Y outputs (WE active, 16 x 1 mode)
0.6
1.5
0.6
1.7
ns
TSHCKO32
Clock CLK to X/Y outputs (WE active, 32 x 1 mode)
0.8
1.9
0.8
2.1
ns
Setup/Hold Times with Respect to Clock CLK
TAS / TAH
F/G address inputs
0.42 / 0
-
0.5 / 0
-
ns
TDS / TDH
BX/BY data inputs (DIN)
0.53 / 0
-
0.6 / 0
-
ns
TWS / TWH
CE input (WS)
0.7 / 0
-
0.8 / 0
-
ns
Clock CLK
TWPH
Pulse width, High
2.1
-
2.4
-
ns
TWPL
Pulse width, Low
2.1
-
2.4
-
ns
TWC
Clock period to meet address write cycle time
4.2
-
4.8
-
ns
Symbol
Description
Speed Grade
Units
-7
-6
Min
Max
Min
Max
Sequential Delays
TREG
Clock CLK to X/Y outputs
1.2
2.9
1.2
3.2
ns
Setup/Hold Times with Respect to Clock CLK
TSHDICK
BX/BY data inputs (DIN)
0.53 / 0
-
0.6 / 0
-
ns
TSHCECK
CE input (WS)
0.7 / 0
-
0.8 / 0
-
ns
Clock CLK
TSRPH
Pulse width, High
2.1
-
2.4
-
ns
TSRPL
Pulse width, Low
2.1
-
2.4
-
ns
Symbol
Description
Speed Grade
Units
-7
-6
Min
Max
Min
Max
Sequential Delays
TBCKO
Clock CLK to DOUT output
0.6
3.1
0.6
3.5
ns
Setup/Hold Times with Respect to Clock CLK
TBACK / TBCKA
ADDR inputs
1.0 / 0
-
1.1 / 0
-
ns
TBDCK/ TBCKD
DIN inputs
1.0 / 0
-
1.1 / 0
-
ns
TBECK/ TBCKE
EN inputs
2.2 / 0
-
2.5 / 0
-
ns
TBRCK/ TBCKR
RST input
2.1 / 0
-
2.3 / 0
-
ns
TBWCK/ TBCKW
WEN input
2.0 / 0
-
2.2 / 0
-
ns
Clock CLK
TBPWH
Pulse width, High
1.4
-
1.5
-
ns
TBPWL
Pulse width, Low
1.4
-
1.5
-
ns
TBCCS
CLKA -> CLKB setup time for different ports
2.7
-
3.0
-
ns
相關(guān)PDF資料
PDF描述
KA7815AE IC REG LDO 15V 1A TO-220
ESC43DRAS-S734 CONN EDGECARD 86POS .100 R/A PCB
RBC13DRYN-S13 CONN EDGECARD 26POS .100 EXTEND
MIC280-0BM6 TR IC SUPERVISOR THERMAL SOT23-6
MVAB120-12 POWER SUPPLY 12V
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XC2S300E-6PQ208I 制造商:Xilinx 功能描述:FPGA SPARTAN-IIE 300K GATES 6912 CELLS 357MHZ 1.8V 208PQFP - Trays
XC2S300E-6PQG208C 功能描述:IC SPARTAN-IIE FPGA 300K 208PQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門陣列） 系列:Spartan®-IIE 標(biāo)準(zhǔn)包裝:24 系列:ECP2 LAB/CLB數(shù):1500 邏輯元件/單元數(shù):12000 RAM 位總計(jì):226304 輸入/輸出數(shù):131 門數(shù):- 電源電壓:1.14 V ~ 1.26 V 安裝類型:表面貼裝 工作溫度:0°C ~ 85°C 封裝/外殼:208-BFQFP 供應(yīng)商設(shè)備封裝:208-PQFP（28x28）
XC2S300E-6PQG208I 功能描述:IC SPARTAN-IIE FPGA 300K 208PQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門陣列） 系列:Spartan®-IIE 標(biāo)準(zhǔn)包裝:40 系列:Spartan® 6 LX LAB/CLB數(shù):3411 邏輯元件/單元數(shù):43661 RAM 位總計(jì):2138112 輸入/輸出數(shù):358 門數(shù):- 電源電壓:1.14 V ~ 1.26 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:676-BGA 供應(yīng)商設(shè)備封裝:676-FBGA（27x27）
XC2S300E-6TQ144C 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-IIE 1.8V FPGA Family
XC2S300E-6TQ144I 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-IIE 1.8V FPGA Family
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*