- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄373771 > Z8S18006PSC (ZiLOG, Inc.) CAP 1000PF 100V 5% NP0(C0G) DIP-2 TUBE PDF資料下載
參數(shù)資料
| 型號： | Z8S18006PSC |
| 廠商： | ZiLOG, Inc. |
| 元件分類： | 微處理器 |
| 英文描述： | CAP 1000PF 100V 5% NP0(C0G) DIP-2 TUBE |
| 中文描述： | 強化Z180微處理器 |
| 文件頁數(shù)： | 61/70頁 |
| 文件大?。?/td> | 387K |
| 代理商： | Z8S18006PSC |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁當前第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁
Z80180/Z8S180/Z8L180
Enhanced Z180 Microprocessor
Zilog
DS971800401
P R E L I M I N A R Y
1-61
1
REFRESH CONTROL REGISTER
Mnemonic RCR
Address 36
The RCR specifies the interval and length of refresh cy-
cles, while enabling or disabling the refresh function.
REFE: Refresh Enable (bit 7).
REFE = disables the re-
fresh controller while REFE = 1 enables refresh cycle in-
sertion. REFE is set to 1 during RESET.
REFW: Refresh Wait (bit 6).
REFW = 0 causes the re-
fresh cycle to be two clocks in duration. REFW = 1 causes
the refresh cycle to be three clocks in duration by adding a
refresh wait cycle (TRW). REFW is set to 1 during RESET.
CYC1, 0: Cycle Interval (bit 1,0).
CYC1 and CYC0 spec-
ify the interval (in clock cycles) between refresh cycles. In
the case of dynamic RAMs requiring 128 refresh cycles ev-
ery 2 ms (0r 256 cycles in every 4 ms), the required refresh
interval is less than or equal to 15.625
μ
s. Thus, the under-
lined values indicate the best refresh interval depending
on CPU clock frequency. CYC0 and CYC1 are cleared to
0 during RESET (see Table 14).
Figure 77. TRAP Timing-3
rd
Opcode Undefined
T
1
T
2
T
3
T
1
T
2
T
TP
T
3
T
i
T
i
T
1
T
2
T
3
T
2
T
3
T
1
T
1
T
2
A
0
-A
18
(A
19
)
φ
D
0
-D
7
PC
0000H
SP-1
Undefined
Opcode
MREQ
M1
RD
WR
T
3
SP-2
PC-1
H
PC-1
L
3nd Opcode
Fetch Cycle
PC Stacking
Opcode
Fetch Cycle
Restart
from 0000H
Memory
Read Cycle
IX + d, IY + d
T
i
T
i
Figure 78. Refresh Control Register
(RCA: I/O Address = 36H)
Reserved
--
--
--
--
--
--
--
7
-
6
5
4
3
2
1
Cyc1
Cyc0
REFW
REFE
--
0
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| Z90102 | CAP 560PF 100V 10% X7R AXIAL BULK R-MIL-PRF-39014 |
| Z90103 | CAP 680PF 100V 10% X7R AXIAL BULK R-MIL-PRF-39014 |
| Z90104 | CAP 820PF 100V 10% X7R AXIAL BULK R-MIL-PRF-39014 |
| Z90110 | CAP 1000PF 100V 10% X7R AXIAL BULK R-MIL-PRF-39014 |
| Z90120 | CAP 1000PF 100V 20% X7R AXIAL BULK R-MIL-PRF-39014 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| Z8S18006VEC | 制造商:ZILOG 制造商全稱:ZILOG 功能描述:ENHANCED Z180 MICROPROCESSOR |
| Z8S18006VSC | 制造商:ZILOG 制造商全稱:ZILOG 功能描述:ENHANCED Z180 MICROPROCESSOR |
| Z8S18008FEC | 制造商:ZILOG 制造商全稱:ZILOG 功能描述:ENHANCED Z180 MICROPROCESSOR |
| Z8S18008FSC | 制造商:ZILOG 制造商全稱:ZILOG 功能描述:ENHANCED Z180 MICROPROCESSOR |
| Z8S18008PEC | 制造商:ZILOG 制造商全稱:ZILOG 功能描述:ENHANCED Z180 MICROPROCESSOR |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。