élanSC520 Microcontroller User’s Manual
v
TABLE OF CONTENTS
PREFACE
INTRODUCTION
élanSC520 Microcontroller. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . xxiii
Purpose of this Manual . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . xxiii
Intended Audience . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . xxiii
Overview of this Manual . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . xxiii
Related Documents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . xxiv
AMD Documentation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . xxiv
Additional Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .xxv
Documentation Conventions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .xxv
XXIII
CHAPTER 1
ARCHITECTURAL OVERVIEW
1.1 élanSC520 Microcontroller. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1-1
1.1.1
Distinctive Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1-1
1.2 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1-2
1.3 Architectural Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1-4
1.3.1
Industry-Standard x86 Architecture. . . . . . . . . . . . . . . . . . . . . . . .1-4
1.3.2
AMDebug Technology for Advanced Debugging . . . . . . . . . . . .1-4
1.3.3
Industry-Standard PCI Bus Interface . . . . . . . . . . . . . . . . . . . . . .1-5
1.3.4
High-Performance SDRAM Controller. . . . . . . . . . . . . . . . . . . . . .1-5
1.3.5
ROM/Flash Controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1-5
1.3.6
Flexible Address-Mapping. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1-5
1.3.7
General-Purpose (GP) Bus Interface . . . . . . . . . . . . . . . . . . . . . .1-6
1.3.8
Clock Generation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1-6
1.3.9
Integrated Peripherals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1-7
1.3.10 JTAG Boundary Scan Test Interface . . . . . . . . . . . . . . . . . . . . . . .1-7
1.3.11 System Testing and Debugging Features . . . . . . . . . . . . . . . . . . .1-8
1.4 Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1-8
1.4.1
Smart Residential Gateway. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1-8
1.4.2
Thin Client . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1-8
1.4.3
Digital Set Top Box . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1-9
1.4.4
Telephone Line Concentrator . . . . . . . . . . . . . . . . . . . . . . . . . . . .1-9
1-1
CHAPTER 2
PIN INFORMATION
2.1 Overview. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-1
2.2 Logic Symbols . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-1
2.3 Signal Descriptions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-4
2-1
CHAPTER 3
SYSTEM INITIALIZATION
3.1 Overview. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-1
3.1.1
Native Embedded Initialization Sequence . . . . . . . . . . . . . . . . . .3-1
3.1.2
BIOS Initialization Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-3
3.1.3
Memory-Mapped Configuration Region (MMCR) . . . . . . . . . . . . .3-3
3.1.4
Reset Event . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-4
3.1.5
Reset Vector and Reset Segment . . . . . . . . . . . . . . . . . . . . . . . .3-5
3.2 Configuring the SDRAM Controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-6
3.3 Identifying the CPU Core . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-7
3.4 Setting the CPU Speed . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-7
3.5 Configuring External GP Bus Devices . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-7
3.6 Configuring the Pin Multiplexing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-8
3.7 Configuring the Programmable Address Region (PAR) Registers . . . . . . .3-8
3.7.1
Specifying Pages and Regions . . . . . . . . . . . . . . . . . . . . . . . . . . .3-9
3-1