參數(shù)資料
型號(hào)： 30144-23
廠商： NATIONAL SEMICONDUCTOR CORP
元件分類： 微控制器/微處理器
英文描述： Geode⑩ GXLV Processor Series Low Power Integrated x86 Solutions
中文描述： 32-BIT, 200 MHz, MICROPROCESSOR, PBGA352
封裝： BGA-352
文件頁(yè)數(shù)： 115/247頁(yè)
文件大?。?/td> 4365K
代理商： 30144-23
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)當(dāng)前第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)第218頁(yè)第219頁(yè)第220頁(yè)第221頁(yè)第222頁(yè)第223頁(yè)第224頁(yè)第225頁(yè)第226頁(yè)第227頁(yè)第228頁(yè)第229頁(yè)第230頁(yè)第231頁(yè)第232頁(yè)第233頁(yè)第234頁(yè)第235頁(yè)第236頁(yè)第237頁(yè)第238頁(yè)第239頁(yè)第240頁(yè)第241頁(yè)第242頁(yè)第243頁(yè)第244頁(yè)第245頁(yè)第246頁(yè)第247頁(yè)
Revision 1.1
115
www.national.com
Integrated Functions (
Continued
)
G
13
12
RSVD
DIMM0_
COMP_BNK
Reserved:
Set to 0.
DIMM0 Component Banks (Banks 0 and 1):
Selects the number of component banks per module
bank for DIMM0:
0 = 2 Component banks
1 = 4 Component banks
Banks 0 and 1 must have the same number of component banks.
Reserved:
Set to 0.
DIMM0 Size (Banks 0 and 1):
Selects the size of DIMM1:
000 = 4 MB
010 = 16 MB
100 = 64 MB
001 = 8 MB
011 = 32 MB
101 = 128 MB
This size is the total of both banks 0 and 1. Also, banks 0 and 1 must be the same size.
Reserved:
Set to 0.
DIMM0 Page Size (Banks 0 and 1):
Selects the page size of DIMM0:
000 = 1 KB
010 = 4 KB
1xx = 16 KB
001 = 2 KB
011 = 8 KB
111 = DIMM0 not installed
Both banks 0 and 1 must have the same page size. When DIMM0 (neither bank 0 or 1) is not installed,
program all other DIMM0 fields to 0.
Reserved:
Set to 0.
11
10:8
RSVD
DIMM0_SZ
110 = 256 MB
111 = 512 MB (not supported)
7
RSVD
6:4
DIMM0_PG_SZ
3:0
RSVD
GX_BASE+840Ch-840Fh
MC_SYNC_TIM1 (R/W)
Default Value = 2A733225h
31
RSVD
LTMODE
Reserved:
Set to 0.
CAS Latency (LTMODE):
CAS latency is the delay, in SDRAM clock cycles, between the registration
of a read command and the availability of the first piece of output data. This parameter significantly
affects system performance. Optimal setting should be used. If DIMMs are used BIOS can interrogate
EEPROM across the I
2
C interface to determine this value:
000 = Reserved
010 = 2 CLK
100 = 4 CLK
001 = Reserved
011 = 3 CLK
101 = 5 CLK
This field will not take effect until SDRAMPRG (bit 0 of MC_MEM_CNTRL1) transitions from 0 to 1.
RFSH to RFSH/ACT Command Period (tRC):
Minimum number of SDRAM clock between RFSH
and RFSH/ACT commands:
0000 = Reserved
0100 = 5 CLK
1000 = 9 CLK
0001 = 2 CLK
0101 = 6 CLK
1001 = 10 CLK
0010 = 3 CLK
0110 = 7 CLK
1010 = 11 CLK
0011 = 4 CLK
0111 = 8 CLK
1011 = 12 CLK
ACT to PRE Command Period (tRAS):
Minimum number of SDRAM clocks between ACT and PRE
commands:
0000 = Reserved
0100 = 5 CLK
1000 = 9 CLK
0001 = 2 CLK
0101 = 6 CLK
1001 = 10 CLK
0010 = 3 CLK
0110 = 7 CLK
1010 = 11 CLK
0011 = 4 CLK
0111 = 8 CLK
1011 = 12 CLK
Reserved:
Set to 0.
PRE to ACT Command Period (tRP):
Minimum number of SDRAM clocks between PRE and ACT
commands:
000 = Reserved
010 = 2 CLK
100 = 4 CLK
001 = 1 CLK
011 = 3 CLK
101 = 5 CLK
Reserved:
Set to 0.
Delay Time ACT to READ/WRT Command (tRCD):
Minimum number of SDRAM clock between ACT
and READ/WRT commands. This parameter significantly affects system performance. Optimal setting
should be used:
000 = Reserved
010 = 2 CLK
100 = 4 CLK
001 = 1 CLK
011 = 3 CLK
101 = 5 CLK
Reserved:
Set to 0.
ACT(0) to ACT(1) Command Period (tRRD):
Minimum number of SDRAM clocks between ACT and
ACT command to two different component banks within the same module bank. The memory control-
ler does not perform back-to-back Activate commands to two different component banks without a
READ or WRT command between them. Hence, this field should be set to 001.
30:28
110 = 6 CLK
111 = 7 CLK
27:24
RC
1100 = 13 CLK
1101 = 14 CLK
1110 = 15 CLK
1111 = 16 CLK
23:20
RAS
1100 = 13 CLK
1101 = 14 CLK
1110 = 15 CLK
1111 = 16 CLK
19
RSVD
RP
18:16
110 = 6 CLK
111 = 7 CLK
15
RSVD
RCD
14:12
110 = 6 CLK
111 = 7 CLK
11
10:8
RSVD
RRD
Table 4-15. Memory Controller Registers (Continued)
Bit
Name
Description
相關(guān)PDF資料
PDF描述
301CNQ SCHOTTKY RECTIFIER
301CNQ035 SCHOTTKY RECTIFIER
301CNQ040 SCHOTTKY RECTIFIER
301CNQ045 SCHOTTKY RECTIFIER
301CNQ050 Low-Power, Single-/Dual-Level Battery Monitors with Hysteresis and Integrated µP Reset
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
301443 制造商:Honeywell Sensing and Control 功能描述:
3014440000 制造商:Weidmuller 功能描述:STB1-4, NUTSERT, LID, ST -EA - Bulk
3014-441-NL 制造商:RDI Electronics 功能描述:TELEPHONE JACK 4 POSITION 4 CO
3014-48-0 功能描述:測(cè)試引線 STACKING BANANA P RoHS:否 制造商:Pomona Electronics 設(shè)備類型:Patch Cords 連接器類型:Banana plug (stackable) on both ends 長(zhǎng)度:60 in 顏色:Black
3014-48-2 功能描述:測(cè)試引線 STACKING BANANA P RoHS:否 制造商:Pomona Electronics 設(shè)備類型:Patch Cords 連接器類型:Banana plug (stackable) on both ends 長(zhǎng)度:60 in 顏色:Black
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*