Table 9-7.
Table 9-8.
Table 9-9.
Table 9-10.
Table 9-11.
Table 9-12.
DMA Page Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-4
Interrupt Controller II . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-4
DMA Controller II . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-5
Coprocessor Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-5
EMS Page Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-5
Memory Address Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-6
Configuration Registers
Table 10-1.
Table 10-2.
Table 10-3.
Table 10-4.
Table 10-5.
Table 10-6.
Table 10-7.
Table 10-8.
Table 10-9.
Table 10-10.
Table 10-11.
Table 10-12.
Table 10-13.
Table 10-14.
Table 10-15.
Table 10-16.
Table 10-17.
Table 10-18.
Table 10-19.
Table 10-20.
Table 10-21.
Table 10-22.
Table 10-23.
Table 10-24.
Table 10-25.
Table 10-26.
Index 01H----DMA Wait State Control . . . . . . . . . . . . . . . . . . . . . 10-1
Index 40H----82C836 Version, Read Only . . . . . . . . . . . . . . . . . . 10-2
Index 41H----Channel Environment . . . . . . . . . . . . . . . . . . . . . . . 10-2
Index 44H----Peripheral Control . . . . . . . . . . . . . . . . . . . . . . . . . . 10-3
Index 45H----Miscellaneous Status, Read Only . . . . . . . . . . . . . . 10-4
Index 46H----Power Management . . . . . . . . . . . . . . . . . . . . . . . . . 10-4
Index 48H----ROM Enable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-6
Index 49H----RAM Write Protect . . . . . . . . . . . . . . . . . . . . . . . . . 10-7
Index 4AH----Shadow RAM Enable 1 . . . . . . . . . . . . . . . . . . . . . 10-7
Index 4BH----Shadow RAM Enable 2 . . . . . . . . . . . . . . . . . . . . . . 10-8
Index 4CH----Shadow RAM Enable 3 . . . . . . . . . . . . . . . . . . . . . . 10-8
Index 4DH----DRAM Configuration . . . . . . . . . . . . . . . . . . . . . . . 10-9
Index 4EH----Extended Memory Boundary . . . . . . . . . . . . . . . . . 10-9
Index 4FH----EMS Control Register . . . . . . . . . . . . . . . . . . . . . . . 10-10
Index 60H----Laptop Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-11
Index 61H----Fast Video Control . . . . . . . . . . . . . . . . . . . . . . . . . . 10-12
Index 62H----Fast Video RAM Enable . . . . . . . . . . . . . . . . . . . . . 10-13
Index 63H----High Performance Refresh . . . . . . . . . . . . . . . . . . . 10-13
Index 64H----CAS Timing for DMA/Master . . . . . . . . . . . . . . . . 10-15
Port 208H----Target Page Address . . . . . . . . . . . . . . . . . . . . . . . . . 10-16
Port 209H----Page Enable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-17
Port 20AH----EMS Page Select . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-17
Port 61H----Control Port/Status . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-18
Port 70H----RTC/CMOS Index and NMI Mask . . . . . . . . . . . . . . 10-19
Port 71H----RTC/CMOS Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-19
Port 92H----System Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-20
System Timing Relationships
Table 11-1.
Table 11-2.
Delays From ALE to Start Command in BUSCLK Cycles . . . . . 11-3
PROCCLK Cycles and Hidden Refresh . . . . . . . . . . . . . . . . . . . . 11-32
System Characteristics
Table 12-1.
Table 12-2.
Table 12-3.
Table 12-4.
Table 12-5.
Table 12-6.
Table 12-7.
Table 12-8.
Table 12-9.
Table 12-10.
Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-1
Operating Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-1
Capacitive Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-1
DC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-2
DRAM Parameter Specifications . . . . . . . . . . . . . . . . . . . . . . . . . 12-4
CPU to Local Memory ----Output Responses . . . . . . . . . . . . . . . . 12-4
CPU to Local Memory ----Formula Specifications . . . . . . . . . . . . 12-5
CPU to Local Memory ----Input Requirements . . . . . . . . . . . . . . . 12-5
CPU to AT-Bus, On-board I/O, and ROM ----Output Responses . 12-6
CPU to AT-Bus, On-board I/O, and ROM ----
Formula Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-7
CPU to AT-Bus, On-board I/O, and ROM ----Input Requirements 12-7
Table 12-11.
I
Contents
82C836 CHIPSet Data Sheet
xii
Revision 3.0
P R E L I M I N A R Y
Chips and Technologies, Inc.