- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376472 > 82C836A (Electronic Theatre Controls, Inc.) Single-Chip 386sx AT PDF資料下載
參數(shù)資料
| 型號： | 82C836A |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | Single-Chip 386sx AT |
| 中文描述： | 單芯片386sx在 |
| 文件頁數(shù)： | 23/205頁 |
| 文件大?。?/td> | 3878K |
| 代理商： | 82C836A |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁當前第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁
Table 2-5.
I/O Channel Interface Signals
Pin
Type
Name
Description
60-61
Bidirectional
XD0<0:1>
----
63-76
Bidirectional
XD0<2:15>
16-bit system data bus for on-board I/O, on-board
ROM and (via buffers) AT bus data.
136
Output
SDIRH
----
135
Output
SDIRL
Channel data bus controls are outputs that control the
direction of the data buffer between the XD-bus and
the SD-bus. When the signals are high (default), data
flows from XD to SD; when the signals are low, data
flows XD from SD.
97
Input
-MASTER
Master is an active-low input from the I/O channel’s
16-bit extension. -MASTER allows a microprocessor,
or DMA controller, residing on the I/O channel to
control the system, address, data, and control lines.
124
Bidirectional
-REFRESH
Memory Refresh control is an active-low output to
the I/O channel that indicates a refresh cycle. During
Master cycles, -REFRESH is an input to the 82C836.
57
Output
ALE
Address Latch Enable is an active-high output used to
latch valid addresses on the I/O channel. ALE is held
continuously high during Refresh, DMA, and Master
cycles.
79
Bidirectional
-XIOR
I/O Read command is an active-low output used by
I/O devices to put their data on the bus. This signal
is used by on-board peripherals as well as the I/O
channel. During Master cycles, -XIOR is an input
command to the perpherals and the 82C836.
80
Bidirectional
-XIOW
I/O Write command is an active-low output used by
I/O devices to capture data from the bus. This signal
is used by on-board peripherals as well as the I/O
channel. During Master cycles, -XIOW is an input
command to the peripherals and the 82C836.
77
Bidirectional
-XMEMR
Memory Read command is an active-low output used
by XD-bus, video memory, and I/O channel memory.
During Master cycles, -XMEMR is an input command
to the peripherals and the 82C836. During memory
refresh and DMA cycles, -XMEMR is always an
output.
78
Bidirectional
-XMEMW
Memory Write command is an active-low output
used by XD-bus, video memory, and I/O channel
memory. During Master cycles, -XMEMW is an
input command to the peripherals and the 82C836.
During memory refresh and DMA cycles, -XMEMW
is always an output.
131
Output
-LOMEGCS
Low Meg Chip Select is an active-low output that is a
decode of memory accesses below 1MB. This output
is used to gate -SMEMR and -SMEMW onto the AT
bus (8-bit section) from -XMEMR and -XMEMW,
respectively. -LOMEGCS operates in this manner
for DMA and Master cycles as well as CPU cycles.
I
Signal Descriptions
Pin Assignments
2-6
Revision 3.0
P R E L I M I N A R Y
Chips and Technologies, Inc.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 82C836A-16 | Single-Chip 386sx AT |
| 82C836A-20 | Single-Chip 386sx AT |
| 82C836B | Single-Chip 386sx AT |
| 82C862 | FireLink USB Dual Controller Quad Port USB |
| 82C931 | Plug and Play Integrated Audio Controller |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 82C836A-16 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Single-Chip 386sx AT |
| 82C836A-20 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Single-Chip 386sx AT |
| 82C836B | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Single-Chip 386sx AT |
| 82C83H | 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Octal Latching Inverting Bus Driver |
| 82C84 | 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Clock Generator Driver |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。