Section 12
System Characteristics
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Physical Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
DC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
AC Characteristics 16- and 20MHz . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-3
CPU to Local Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
CPU Access to AT-Bus, On-board I/O, and ROM . . . . . . . . . . . . . . . . . . . . . . 12-6
DMA Access to AT-Bus, On-board I/O, and ROM . . . . . . . . . . . . . . . . . . . . . . 12-8
DMA and AT-Bus Master Access to Local Memory . . . . . . . . . . . . . . . . . . . . . 12-9
Refresh . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Miscellaneous Parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Local Bus Access and Cache . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Standy Refresh . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
AC Characteristics 25MHz . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
CPU to Local Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
CPU to AT-Bus, On-Board I/O, and ROM . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-16
DMA to AT-Bus, On-Board I/O, and ROM . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-18
DMA and AT-Bus Master Access to Local Memory . . . . . . . . . . . . . . . . . . . . . 12-19
Refresh . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Miscellaneous Parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Local Bus Access and Cache . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Standby Refresh . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12-1
12-1
12-2
12-4
12-10
12-12
12-13
12-14
12-14
12-15
12-20
12-21
12-22
12-23
Section 13
Timing Diagrams
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13-1
Section 14
Mechanical Specifications
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14-1
Appendix A
Differences Between 82C836A and 82C836B
. . . . . . . . . . . . . . . . . . . . . . . . . . . A-1
I
Contents
82C836 CHIPSet Data Sheet
viii
Revision 3.0
P R E L I M I N A R Y
Chips and Technologies, Inc.