參數(shù)資料
型號(hào)： 845GL
廠商： Intel Corp.
英文描述： Intel 82845G/82845GL/82845GV Graphics and Memory Controller Hub (GMCH)
中文描述： 英特爾82845G/82845GL/82845GV圖形和內(nèi)存控制器中樞（GMCH）
文件頁(yè)數(shù)： 26/193頁(yè)
文件大?。?/td> 2990K
代理商： 845GL
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)當(dāng)前第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)
Signal Description
26
Intel
82845G/82845GL/82845GV GMCH Datasheet
2.2.2
SDR SDRAM Interface
The SDR interface signals are multiplexed with the DDR signals. At power up the functional strap
setting on MEMSEL determines whether the memory interface is set up for DDR or SDR. The
DDR-to-SDR signal mapping is provided in
Table 2-1
.
Signal Name
Type
Description
SCK_[7:0]
O LVTTL
SDR System Memory Clock:
These signals provide the 133 MHz SDRAM
clocks for the DIMMs. Note that there are two SCK per SDRAM row.
SCS_[7:0]#
O
LVTTL
Chip Select:
These pins select the particular SDRAM components during the
active state. Note that there are two SCS# per SDRAM row. These signals can
be toggled on every rising system memory clock edge.
SMAA_[12:0]
O
LVTTL
Memory Address:
These signals provide the multiplexed row and column
address to SDRAM.
SBA_[1:0]
O
LVTTL
Bank Select (Bank Address):
The bank select signals and memory address
signals combine to address every possible location within an SDRAM device.
SRAS#
O
LVTTL
Row Address Strobe:
SRAS# is used with SCAS# and SWE# (along with
SCS#) to define the SDRAM commands.
SCAS#
O
LVTTL
Column Address Strobe:
SCAS# is used with SRAS# and SWE# (along with
SCS#) to define the SDRAM commands.
SWE#
O
LVTTL
Write Enable:
SWE# is used with SCAS# and SRAS# (along with SCS#) to
define the SDRAM commands.
SDQ_[63:0]
I/O
LVTTL
Data Lines:
SDQ_[63:0] interface to the SDRAM data bus.
SDM_[7:0]
O LVTTL
Data Mask:
When activated during writes, the corresponding data groups in the
SDRAM are masked. There is one SDM for every eight data lines.
SCKE_[3:0]
O
LVTTL
Clock Enable:
These signals are used for placing all SDRAM rows into and out
of self-refresh during Suspend-to-RAM. SCKE is also used to dynamically
power down inactive SDRAM rows. There is one SCKE per SDRAM row.
SRDCLK_OUT
O
LVTTL
Read Clock Out:
Feedback testpoint signal used to emulate source-synch
clocking for reads. This pin should be connect to SRDCLK_IN through an
un-
populated
backside resistor site.
SRDCLK_IN
I
LVTTL
Read Clock Input:
Feedback testpoint signal used to emulate source-synch
clocking for reads.
Table 2-1. DDR-to-SDR Signal Mapping (Sheet 1 of 3)
DDR Ball Name
SDR Ball Name
Ball #
DDR Ball Name
SDR Ball Name
Ball #
SMXRCOMP
SMXRCOMP
AF10
SWE#
SCKE_3
AP29
SMYRCOMP
SMYRCOMP
AJ34
SDQ_5
SDQ_1
AP3
SDQ_59
SDQ_63
AJ36
SDQ_43
SDQ_54
AP30
SCKE_2
SWE#
AK14
SCS_1#
SCS_6#
AP31
SMAA_9
SCS_4#
AK16
SDQ_52
SDQ_24
AP32
SMAB_5
SCS_0#
AK18
SCMDCLK_5
SCMDCLK_2
AP33
SMAA_3
SMAA_0
AK20
SDQ_54
SDQ_57
AP34
SCMDCLK_0#
SMAA_5
AK22
SDQ_51
SDQ_27
AP35
SRCVEN_OUT#
SRCVEN_OUT#
AK24
SDQ_60
SDQ_59
AP36
SMAA_10
SBA_0
AK26
SDM_0
SDQ_2
AP4
相關(guān)PDF資料
PDF描述
845GV Intel 82845G/82845GL/82845GV Graphics and Memory Controller Hub (GMCH)
8460 LAN 10/100 Base-TX Dual Port Transformer Modules
8461 LAN 10/100 Base-TX Dual Port Transformer Modules
8462 LAN 10/100 Base-TX Dual Port Transformer Modules
8463 LAN 10/100 Base-TX Dual Port Transformer Modules
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
845GLMS-L 制造商:Micro-Star International 功能描述:845GL UATX P4/CEL 400FSB - Bulk
845GR 制造商:SPC 功能描述:New
845-GR 制造商:SPC Technology 功能描述:INSULATED BANANA JACK 制造商:VOLTREK 功能描述:INSULATED BANANA JACK
845GV 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel 82845G/82845GL/82845GV Graphics and Memory Controller Hub (GMCH)
845GVM-L 制造商:Micro-Star International 功能描述:845GV UATX P4/CEL 533FSB - Bulk
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*