參數(shù)資料
型號： AD9523BCPZ-REEL7
廠商： Analog Devices Inc
文件頁數(shù)： 35/60頁
文件大?。?/td> 0K
描述： IC INTEGER-N CLCK GEN 72LFCSP
標(biāo)準(zhǔn)包裝： 400
類型： 時(shí)鐘/頻率發(fā)生器，扇出緩沖器（分配）
PLL： 是
主要目的： 以太網(wǎng)，光纖通道，SONET/SDH
輸入： CMOS
輸出： HSTL，LVCMOS，LVDS，LVPECL
電路數(shù)： 1
比率 - 輸入:輸出： 2:14
差分 - 輸入:輸出： 是/是
頻率 - 最大： 1GHz
電源電壓： 1.71 V ~ 3.465 V
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 72-VFQFN 裸露焊盤，CSP
供應(yīng)商設(shè)備封裝： 72-LFCSP-VQ（10x10）
包裝： 帶卷 (TR)
配用： AD9523/PCBZ-ND - BOARD EVAL FOR AD9523
AD9523
Data Sheet
Rev. C | Page 40 of 60
CONTROL REGISTERS
CONTROL REGISTER MAP
Register addresses that are not listed in Table 31 are not used, and writing to those registers has no effect. Registers that are marked as
reserved should never have their values changed. When writing to registers with bits that are marked reserved, the user should take care
to always write the default value for the reserved bits.
Table 31. Control Register Map
Addr
(Hex)
Register
Name
(MSB)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
(LSB)
Bit 0
Default
Value
(Hex)
Serial Port Configuration
0x000
SPI mode
serial port
configuration
SDO
active
LSB first/
address
increment
Soft reset
Reserved
Soft reset
LSB first/
address
increment
SDO active
0x00
I2C mode
serial port
configuration
Reserved
Soft reset
Reserved
Soft reset
Reserved
0x00
0x004
Readback
control
Reserved
Read back
active registers
0x00
0x005
EEPROM
customer
version ID
EEPROM customer version ID[7:0] (LSB)
0x00
0x006
EEPROM customer version ID[15:8] (MSB)
0x00
Input PLL (PLL1)
0x010
PLL1 REFA
R divider
control
10-bit REFA R divider[7:0] (LSB)
0x00
0x011
Reserved
10-bit REFA R divider[9:8]
(MSB)
0x00
0x012
PLL1 REFB
R divider
control
10-bit REFB R divider[7:0] (LSB)
0x00
0x013
Reserved
10-bit REFB R divider[9:8]
(MSB)
0x00
0x014
PLL1 reference
test divider
Reserved
REF_TEST divider
0x00
0x015
PLL1 reserved
Reserved
0x00
0x016
PLL1 feedback
N divider
control
10-bit PLL1 feedback divider[7:0] (LSB)
0x00
0x017
Reserved
10-bit PLL1 feedback divider[9:8]
(MSB)
0x00
0x018
PLL1 charge
pump control
PLL1
charge
pump
tristate
PLL1 charge pump control
0x0C
0x019
Reserved
Enable SPI
control of
antibacklash
pulse width
Antibacklash
pulse width control
PLL1 charge pump mode
0x00
0x01A
PLL1
input receiver
control
REF_TEST
input
receiver
enable
REFB
differential
receiver
enable
REFA
differential
receiver
enable
REFB receiver
enable
REFA
receiver
enable
Input
REFA,REFB
receiver
power-
down
control
enable
OSC_IN
single-ended
receiver
mode enable
(CMOS mode)
OSC_IN
differential
receiver
mode enable
0x00
0x01B
REF_TEST,
REFA, REFB,
and ZD_IN
control
Reserved
Zero delay
mode
OSC_IN signal
feedback
for PLL1
ZD_IN
single-
ended
receiver
mode
enable
(CMOS
mode)
ZD_IN
differen.
receiver
mode
enable
REFB
single-ended
receiver
mode enable
(CMOS mode)
REFA
single-ended
receiver
mode enable
(CMOS mode)
0x00
0x01C
PLL1
miscellaneous
control
Enable
REFB
R divider
indepen.
division
control
OSC_CTRL
control
voltage to
VCC/2
when ref
clock fai
ls
Reserved
Reference selection mode
Reserved
0x00
相關(guān)PDF資料
PDF描述
PT06A-20-16P CONN PLUG 16 POS STRAIGHT W/PINS
VE-JTW-MX-F3 CONVERTER MOD DC/DC 5.5V 75W
VE-JTW-MX-F2 CONVERTER MOD DC/DC 5.5V 75W
ADN2805ACPZ-RL7 IC CLK/DATA REC 1.25GBPS 32LFCSP
VE-JT0-MX-F4 CONVERTER MOD DC/DC 5V 75W
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AD9524 制造商:AD 制造商全稱:Analog Devices 功能描述:Jitter Cleaner and Clock Generator with 6 Differential or 13 LVCMOS Outputs
AD9524/PCBZ 功能描述:BOARD EVAL FOR AD9524 RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估演示板和套件 系列:- 標(biāo)準(zhǔn)包裝:1 系列:PSoC® 主要目的:電源管理，熱管理 嵌入式:- 已用 IC / 零件:- 主要屬性:- 次要屬性:- 已供物品:板，CD，電源
AD9524BCPZ 功能描述:IC INTEGER-N CLCK GEN 48LFCSP RoHS:是 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 專用 系列:- 標(biāo)準(zhǔn)包裝:28 系列:- 類型:時(shí)鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務(wù)器 輸入:時(shí)鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:64-TSSOP 包裝:管件
AD9524BCPZ-REEL7 功能描述:IC INTEGER-N CLCK GEN 48LFCSP RoHS:是 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 專用 系列:- 標(biāo)準(zhǔn)包裝:28 系列:- 類型:時(shí)鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務(wù)器 輸入:時(shí)鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:64-TSSOP 包裝:管件
AD9525 制造商:AD 制造商全稱:Analog Devices 功能描述:Low Jitter Clock Generator with Eight LVPECL Outputs
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價(jià)

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*