參數(shù)資料
型號： AD9523BCPZ-REEL7
廠商： Analog Devices Inc
文件頁數(shù)： 9/60頁
文件大?。?/td> 0K
描述： IC INTEGER-N CLCK GEN 72LFCSP
標(biāo)準(zhǔn)包裝： 400
類型： 時鐘/頻率發(fā)生器，扇出緩沖器（分配）
PLL： 是
主要目的： 以太網(wǎng)，光纖通道，SONET/SDH
輸入： CMOS
輸出： HSTL，LVCMOS，LVDS，LVPECL
電路數(shù)： 1
比率 - 輸入:輸出： 2:14
差分 - 輸入:輸出： 是/是
頻率 - 最大： 1GHz
電源電壓： 1.71 V ~ 3.465 V
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 72-VFQFN 裸露焊盤，CSP
供應(yīng)商設(shè)備封裝： 72-LFCSP-VQ（10x10）
包裝： 帶卷 (TR)
配用： AD9523/PCBZ-ND - BOARD EVAL FOR AD9523
Data Sheet
AD9523
Rev. C | Page 17 of 60
0
0.2
0.4
0.6
0.8
1.0
1.2
1.4
0
200
400
600
800
1000
1200
D
IFFE
R
E
N
TIA
L
SW
IN
G
(V
p
-p
)
FREQUENCY (MHz)
LVDS = 3.5mA
LVDS = 7mA
08439-
009
Figure 9. Differential Voltage Swing vs. Frequency;
LVDS Mode, 7 mA and 3.5 mA
0
0.5
1.0
1.5
2.0
2.5
3.0
3.5
4.0
0
100
200
300
400
500
600
A
MPL
IT
U
D
E
(V)
FREQUENCY (MHz)
20pF
2pF
10pF
08439-
010
Figure 10. Amplitude vs. Frequency and Capacitive Load;
CMOS Mode, 2 pF, 10 pF, and 20 pF
08439-
013
CH1 200mV
2.5ns/DIV
40.0GS/s
A CH1
104mV
1
Figure 11. Output Waveform (Differential), LVPECL at 122.88 MHz
–70
–80
–90
–100
–110
–120
–130
–140
–150
–160
–170
100
1k
10k
100k
1M
10M
08439-
015
PH
A
SE
N
O
ISE
(d
B
c
/H
z)
FREQUENCY (Hz)
1: 100Hz, –85.0688dBc/Hz
2: 1kHz, –113.3955dBc/Hz
3: 8kHz, –125.8719dBc/Hz
4: 16kHz, –129.5942dBc/Hz
5: 100kHz, –134.5017dBc/Hz
6: 1MHz, –145.2872dBc/Hz
7: 10MHz, –156.2706dBc/Hz
8: 40MHz, –157.4153dBc/Hz
x: START 12kHz
STOP 80MHz
CENTER 40.006MHz
SPAN 79.988MHz
NOISE:
ANALYSIS RANGE X: BAND MARKER
ANALYSIS RANGE Y: BAND MARKER
INTG NOISE: –75.94595dBc/39.99MHz
RMS NOISE: 225.539RAD
12.9224mdeg
RMS JITTER: 194.746fsec
RESIDUAL FM: 2.81623kHz
1
2
3
4
5
6
7
8
Figure 12. Phase Noise, Output = 184.32 MHz
(VCXO = 122.88 MHz, Crystek VCXO CVHD-950)
–70
–80
–90
–100
–110
–120
–130
–140
–150
–160
–170
100
1k
10k
100k
1M
10M
08439-
016
PH
A
SE
N
O
ISE
(d
B
c
/H
z)
FREQUENCY (Hz)
1: 100Hz, –89.0260dBc/Hz
2: 1kHz, –116.9949dBc/Hz
3: 8kHz, –129.5198dBc/Hz
4: 16kHz, –133.3916dBc/Hz
5: 100kHz, –137.7680dBc/Hz
6: 1MHz, –148.3519dBc/Hz
7: 10MHz, –158.3307dBc/Hz
8: 40MHz, 159.1629–dBc/Hz
x: START 12kHz
STOP 80MHz
CENTER 40.006MHz
SPAN 79.988MHz
NOISE:
ANALYSIS RANGE X: BAND MARKER
ANALYSIS RANGE Y: BAND MARKER
INTG NOISE: –78.8099dBc/39.99MHz
RMS NOISE: 162.189RAD
9.29276mdeg
RMS JITTER: 210.069fsec
RESIDUAL FM: 2.27638kHz
1
2
3
4
5
6
7
8
Figure 13. Phase Noise, Output = 122.88 MHz
(VCXO = 122.88 MHz, Crystek VCXO CVHD-950; Doubler Is Off)
CH1
500mV
2.5ns/DIV
40.0GS/s
A CH1
80mV
1
08439-
049
Figure 14. Output Waveform (Differential), HSTL at 16 mA, 122.88 MHz
相關(guān)PDF資料
PDF描述
PT06A-20-16P CONN PLUG 16 POS STRAIGHT W/PINS
VE-JTW-MX-F3 CONVERTER MOD DC/DC 5.5V 75W
VE-JTW-MX-F2 CONVERTER MOD DC/DC 5.5V 75W
ADN2805ACPZ-RL7 IC CLK/DATA REC 1.25GBPS 32LFCSP
VE-JT0-MX-F4 CONVERTER MOD DC/DC 5V 75W
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AD9524 制造商:AD 制造商全稱:Analog Devices 功能描述:Jitter Cleaner and Clock Generator with 6 Differential or 13 LVCMOS Outputs
AD9524/PCBZ 功能描述:BOARD EVAL FOR AD9524 RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估演示板和套件 系列:- 標(biāo)準(zhǔn)包裝:1 系列:PSoC® 主要目的:電源管理，熱管理 嵌入式:- 已用 IC / 零件:- 主要屬性:- 次要屬性:- 已供物品:板，CD，電源
AD9524BCPZ 功能描述:IC INTEGER-N CLCK GEN 48LFCSP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標(biāo)準(zhǔn)包裝:28 系列:- 類型:時鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務(wù)器 輸入:時鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:64-TSSOP 包裝:管件
AD9524BCPZ-REEL7 功能描述:IC INTEGER-N CLCK GEN 48LFCSP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標(biāo)準(zhǔn)包裝:28 系列:- 類型:時鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務(wù)器 輸入:時鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:64-TSSOP 包裝:管件
AD9525 制造商:AD 制造商全稱:Analog Devices 功能描述:Low Jitter Clock Generator with Eight LVPECL Outputs
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*