Three-State Timing—Bus Master, Bus Slave See Table 17 and Figure 20. These specifications show how the memory interface" />
參數(shù)資料
型號(hào)： ADSP-21160NKBZ-100
廠商： Analog Devices Inc
文件頁數(shù)： 24/48頁
文件大小： 0K
描述： IC DSP CONTROLLER 32BIT 400-BGA
產(chǎn)品培訓(xùn)模塊： SHARC Processor Overview
標(biāo)準(zhǔn)包裝： 1
系列： SHARC®
類型： 浮點(diǎn)
接口： 主機(jī)接口，連接端口，串行端口
時(shí)鐘速率： 100MHz
非易失內(nèi)存： 外部
芯片上RAM： 512kB
電壓 - 輸入/輸出： 3.30V
電壓 - 核心： 1.90V
工作溫度： 0°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 400-BBGA
供應(yīng)商設(shè)備封裝： 400-PBGA（27x27）
包裝： 托盤
ADSP-21160N
–30–
REV. 0
Three-State Timing—Bus Master, Bus Slave
See Table 17 and Figure 20. These specifications show how the
memory interface is disabled (stops driving) or enabled (resumes
driving) relative to CLKIN and the
SBTS pin. This timing is
applicable to bus master transition cycles (BTC) and host tran-
sition cycles (HTC) as well as the
SBTS pin.
Table 17. Three-State Timing—Bus Master, Bus Slave
Parameter
Min
Max
Unit
Timing Requirements
tSTSCK
SBTS Setup Before CLKIN
6
ns
tHTSCK
SBTS Hold After CLKIN
2
ns
Switching Characteristics
tMIENA
Address/Select Enable After CLKIN
1.5
9
ns
tMIENS
Strobes Enable After CLKIN
1
1.5
9
ns
tMIENHG
HBG Enable After CLKIN
1.5
9
ns
tMITRA
Address/Select Disable After CLKIN
0.5
9
ns
tMITRS
Strobes Disable After CLKIN
0.25tCCLK – 4
0.25tCCLK+1.5
ns
tMITRHG
HBG Disable After CLKIN
0.5
8
ns
tDATEN
Data Enable After CLKIN
3
0.25tCCLK + 1
0.25tCCLK +7
ns
tDATTR
Data Disable After CLKIN
0.5
5
ns
tACKEN
ACK Enable After CLKIN
1.5
9
ns
tACKTR
ACK Disable After CLKIN
1.5
5
ns
tCDCEN
CLKOUT Enable After CLKIN
0.5
9
ns
tCDCTR
CLKOUT Disable After CLKIN
tCCLK –3
tCCLK+1
ns
tATRHBG
Address,
MSx Disable Before HBG Low
1.5tCK–6
1.5tCK + 5
ns
tSTRHBG
RDx, WRx, DMAGx Disable Before HBG Low
tCK + 0.25tCCLK –6
tCK + 0.25tCCLK + 5
ns
tPTRHBG
Page Disable Before
HBG Low
tCK –6
tCK + 5
ns
tBTRHBG
BMS Disable Before HBG Low
0.5tCK –6.5
0.5tCK + 1.5
ns
tMENHBG
Memory Interface Enable After
HBG High4
tCK –5
tCK+6
ns
1 Strobes =
RDx, WRx, DMAGx.
2 If access aborted by
SBTS, then strobes disable before CLKIN [0.25tCCLK + 1.5 (min.), 0.25tCCLK + 5 (max.)]
3 In addition to bus master transition cycles, these specs also apply to bus master and bus slave synchronous read/write.
4 Memory Interface = Address,
RDx, WRx, MSx, PAGE, DMAGx, and BMS (in EPROM boot mode).
相關(guān)PDF資料
PDF描述
ADSP-21062LCSZ-160 IC DSP CONTROLLER 32BIT 240MQFP
AGM25DTBD CONN EDGECARD 50POS R/A .156 SLD
AYM25DTAN CONN EDGECARD 50POS R/A .156 SLD
ADSP-21062CS-160 IC DSP CONTROLLER 32BIT 240MQFP
ADSP-21062LKB-160 IC DSP CONTROLLER 2MBIT 225 BGA
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ADSP-21161N 制造商:AD 制造商全稱:Analog Devices 功能描述:DSP Microcomputer
ADSP-21161NCCA-100 功能描述:IC DSP CONTROLLER 32BIT 225MBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號(hào)處理器） 系列:SHARC® 標(biāo)準(zhǔn)包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時(shí)鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤
ADSP-21161NCCAZ100 功能描述:IC DSP CONTROLLER 32BIT 225MBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號(hào)處理器） 系列:SHARC® 標(biāo)準(zhǔn)包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時(shí)鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤
ADSP-21161NKCA-100 功能描述:IC DSP CONTROLLER 32BIT 225MBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號(hào)處理器） 系列:SHARC® 標(biāo)準(zhǔn)包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時(shí)鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤
ADSP-21161NKCA-100Z 制造商:Analog Devices 功能描述:
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*