Link Ports —Receive, Transmit For Link Ports, see Table 19, Table 20, Figure 22, and Figure 23. Calculation of link rec" />
參數(shù)資料
型號： ADSP-21160NKBZ-100
廠商： Analog Devices Inc
文件頁數(shù)： 28/48頁
文件大?。?/td> 0K
描述： IC DSP CONTROLLER 32BIT 400-BGA
產(chǎn)品培訓模塊： SHARC Processor Overview
標準包裝： 1
系列： SHARC®
類型： 浮點
接口： 主機接口，連接端口，串行端口
時鐘速率： 100MHz
非易失內存： 外部
芯片上RAM： 512kB
電壓 - 輸入/輸出： 3.30V
電壓 - 核心： 1.90V
工作溫度： 0°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 400-BBGA
供應商設備封裝： 400-PBGA（27x27）
包裝： 托盤
ADSP-21160N
–34–
REV. 0
Link Ports —Receive, Transmit
For Link Ports, see Table 19, Table 20, Figure 22, and
Figure 23. Calculation of link receiver data setup and hold,
relative to link clock, is required to determine the maximum
allowable skew that can be introduced in the transmission path,
between LDATA and LCLK. Setup skew is the maximum delay
that can be introduced in LDATA, relative to LCLK (setup
skew = tLCLKTWH minimum – tDLDCH –tSLDCL). Hold skew is the
maximum delay that can be introduced in LCLK, relative to
LDATA (hold skew = tLCLKTWL minimum + tHLDCH –tHLDCL). Cal-
culations made directly from speed specifications result in
unrealistically small skew times, because they include multiple
tester guardbands.
Note that there is a two-cycle effect latency between the link port
enable instruction and the DSP enabling the link port.
Table 19. Link Ports—Receive
Parameter
Min
Max
Unit
Timing Requirements
tSLDCL
Data Setup Before LCLK Low
2.5
ns
tHLDCL
Data Hold After LCLK Low
3
ns
tLCLKIW
LCLK Period
tLCLK
ns
tLCLKRWL
LCLK Width Low
4
ns
tLCLKRWH
LCLK Width High
4
ns
Switching Characteristics
tDLALC
LACK Low Delay After LCLK High
1
917
ns
1 LACK goes low with tDLALC relative to rise of LCLK after first nibble, but does not go low if the receiver’s link buffer is not about to fill.
Table 20. Link Ports—Transmit
Parameter
Min
Max
Unit
Timing Requirements
tSLACH
LACK Setup Before LCLK High
14
ns
tHLACH
LACK Hold After LCLK High
–2
ns
Switching Characteristics
tDLDCH
Data Delay After LCLK High
4
ns
tHLDCH
Data Hold After LCLK High
–2
ns
tLCLKTWL
LCLK Width Low
0.5tLCLK –.5
0.5tLCLK+.5
ns
tLCLKTWH
LCLK Width High
0.5tLCLK –.5
0.5tLCLK+.5
ns
tDLACLK
LCLK Low Delay After LACK High
0.5tLCLK+4
3/2tLCLK+11
ns
Figure 22. Link Ports—Receive
LCLK
LDAT(7:0)
LACK (OUT)
RECEIVE
IN
tSLDCL
tHLDCL
tLCLKRWH
tDLALC
tLCLKRWL
tLCLKIW
相關PDF資料
PDF描述
ADSP-21062LCSZ-160 IC DSP CONTROLLER 32BIT 240MQFP
AGM25DTBD CONN EDGECARD 50POS R/A .156 SLD
AYM25DTAN CONN EDGECARD 50POS R/A .156 SLD
ADSP-21062CS-160 IC DSP CONTROLLER 32BIT 240MQFP
ADSP-21062LKB-160 IC DSP CONTROLLER 2MBIT 225 BGA
相關代理商/技術參數(shù)
參數(shù)描述
ADSP-21161N 制造商:AD 制造商全稱:Analog Devices 功能描述:DSP Microcomputer
ADSP-21161NCCA-100 功能描述:IC DSP CONTROLLER 32BIT 225MBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:SHARC® 標準包裝:2 系列:StarCore 類型:SC140 內核 接口:DSI，以太網(wǎng)，RS-232 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應商設備封裝:431-FCPBGA（20x20） 包裝:托盤
ADSP-21161NCCAZ100 功能描述:IC DSP CONTROLLER 32BIT 225MBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:SHARC® 標準包裝:2 系列:StarCore 類型:SC140 內核 接口:DSI，以太網(wǎng)，RS-232 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應商設備封裝:431-FCPBGA（20x20） 包裝:托盤
ADSP-21161NKCA-100 功能描述:IC DSP CONTROLLER 32BIT 225MBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:SHARC® 標準包裝:2 系列:StarCore 類型:SC140 內核 接口:DSI，以太網(wǎng)，RS-232 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應商設備封裝:431-FCPBGA（20x20） 包裝:托盤
ADSP-21161NKCA-100Z 制造商:Analog Devices 功能描述:
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*