- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19297 > DSP56301PW100 (Freescale Semiconductor)IC DSP 24BIT FIXED-POINT 208LQFP PDF資料下載
參數(shù)資料
| 型號： | DSP56301PW100 |
| 廠商： | Freescale Semiconductor |
| 文件頁數(shù)： | 103/124頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC DSP 24BIT FIXED-POINT 208LQFP |
| 標準包裝： | 36 |
| 系列： | DSP563xx |
| 類型： | 定點 |
| 接口： | 主機接口，SSI，SCI |
| 時鐘速率： | 100MHz |
| 非易失內存： | ROM（9 kB） |
| 芯片上RAM： | 24kB |
| 電壓 - 輸入/輸出： | 3.30V |
| 電壓 - 核心： | 3.30V |
| 工作溫度： | -40°C ~ 100°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 208-LQFP |
| 供應商設備封裝： | 208-LQFP |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁當前第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁
DSP56301 Technical Data, Rev. 10
1-4
Freescale Semiconductor
Signals/Connections
1.1 Power
1.2 Ground
Table 1-2.
Power Inputs
Power Name
Description
VCCP
PLL Power
Isolated power for the Phase Lock Loop (PLL). The voltage should be well-regulated and the input should be provided
with an extremely low impedance path to the VCC power rail.
VCCQ
Quiet Power
Isolated power for the internal processing logic. This input must be tied externally to all other chip power inputs. The
user must provide adequate external decoupling capacitors.
VCCA
Address Bus Power
Isolated power for sections of the address bus I/O drivers. This input must be tied externally to all other chip power
inputs. The user must provide adequate external decoupling capacitors.
VCCD
Data Bus Power
Isolated power for sections of the data bus I/O drivers. This input must be tied externally to all other chip power inputs.
The user must provide adequate external decoupling capacitors.
VCCN
Bus Control Power
Isolated power for the bus control I/O drivers. This input must be tied externally to all other chip power inputs. The user
must provide adequate external decoupling capacitors.
VCCH
Host Power
Isolated power for the HI32 I/O drivers. This input must be tied externally to all other chip power inputs. The user must
provide adequate external decoupling capacitors.
VCCS
ESSI, SCI, and Timer Power
Isolated power for the ESSI, SCI, and timer I/O drivers. This input must be tied externally to all other chip power inputs.
The user must provide adequate external decoupling capacitors.
Note:
These designations are package-dependent. Some packages connect all VCC inputs except VCCP to each other internally. On
those packages, all power input except VCCP are labeled VCC.
Table 1-3.
Grounds
Ground Name
Description
GNDP
PLL Ground
Ground dedicated for PLL use. The connection should be provided with an extremely low-impedance path to ground.
VCCP should be bypassed to GNDP by a 0.47 μF capacitor located as close as possible to the chip package.
GNDP1
PLL Ground 1
Ground dedicated for PLL use. The connection should be provided with an extremely low-impedance path to ground.
GNDQ
Quiet Ground
Isolated ground for the internal processing logic. This connection must be tied externally to all other chip ground
connections. The user must provide adequate external decoupling capacitors.
GNDA
Address Bus Ground
Isolated ground for sections of the address bus I/O drivers. This connection must be tied externally to all other chip
ground connections. The user must provide adequate external decoupling capacitors.
GNDD
Data Bus Ground
Isolated ground for sections of the data bus I/O drivers. This connection must be tied externally to all other chip ground
connections. The user must provide adequate external decoupling capacitors.
相關PDF資料 |
PDF描述 |
|---|---|
| VI-B14-CV-F4 | CONVERTER MOD DC/DC 48V 150W |
| VE-26Z-CY-S | CONVERTER MOD DC/DC 2V 20W |
| NCV8503PW50R2 | IC REG LDO 5V .4A 16SOIC |
| EBC06DRYN-S13 | CONN EDGECARD 12POS .100 EXTEND |
| EBC17DRTF | CONN EDGECARD 34POS DIP .100 SLD |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| DSP56301PW80 | 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC 80Mhz/80MMACS RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風格:SMD/SMT |
| DSP56301UMAD | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP56301 Users Manual Addendum |
| DSP56301VF100 | 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC 100Mhz/100MMACS RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風格:SMD/SMT |
| DSP56301VF80 | 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC MAP DSP RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風格:SMD/SMT |
| DSP56301VF80B1 | 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC DSP56301VF80B1 RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風格:SMD/SMT |
發(fā)布緊急采購，3分鐘左右您將得到回復。