參數(shù)資料
型號： DSP56301PW100
廠商： Freescale Semiconductor
文件頁數(shù)： 43/124頁
文件大?。?/td> 0K
描述： IC DSP 24BIT FIXED-POINT 208LQFP
標準包裝： 36
系列： DSP563xx
類型： 定點
接口： 主機接口，SSI，SCI
時鐘速率： 100MHz
非易失內(nèi)存： ROM（9 kB）
芯片上RAM： 24kB
電壓 - 輸入/輸出： 3.30V
電壓 - 核心： 3.30V
工作溫度： -40°C ~ 100°C
安裝類型： 表面貼裝
封裝/外殼： 208-LQFP
供應商設備封裝： 208-LQFP
包裝： 托盤
JTAG/OnCE Interface
DSP56301 Technical Data, Rev. 10
Freescale Semiconductor
1-21
1.12 JTAG/OnCE Interface
Table 1-16.
JTAG/OnCE Interface
Signal Name
Type
State During
Reset
Signal Description
TCK
Input
Test Clock
A test clock signal for synchronizing JTAG test logic.
This input is 5 V tolerant.
TDI
Input
Test Data Input
A test data serial signal for test instructions and data. TDI is sampled on the
rising edge of TCK and has an internal pull-up resistor.
This input is 5 V tolerant.
TDO
Output
Tri-stated
Test Data Output
A test data serial signal for test instructions and data. TDO can be tri-stated.
The signal is actively driven in the shift-IR and shift-DR controller states and
changes on the falling edge of TCK.
This input is 5 V tolerant.
TMS
Input
Test Mode Select
Sequences the test controller’s state machine, is sampled on the rising edge of
TCK, and has an internal pull-up resistor.
This input is 5 V tolerant.
TRST
Input
Test Reset
Asynchronously initializes the test controller, has an internal pull-up resistor,
and must be asserted after power up.
This input is 5 V tolerant.
DE
Input/Output
Input
Debug Event
Provides a way to enter Debug mode from an external command controller (as
input) or to acknowledge that the chip has entered Debug mode (as output).
When asserted as an input, DE causes the DSP56300 core to finish the
current instruction, save the instruction pipeline information, enter Debug
mode, and wait for commands from the debug serial input line. When a debug
request or a breakpoint condition causes the chip to enter Debug mode, DE is
asserted as an output for three clock cycles. DE has an internal pull-up
resistor.
DE is not a standard part of the JTAG Test Access Port (TAP) Controller. It
connects to the OnCE module to initiate Debug mode directly or to provide a
direct external indication that the chip has entered the Debug mode. All other
interface with the OnCE module must occur through the JTAG port.
This input is 5 V tolerant.
相關PDF資料
PDF描述
VI-B14-CV-F4 CONVERTER MOD DC/DC 48V 150W
VE-26Z-CY-S CONVERTER MOD DC/DC 2V 20W
NCV8503PW50R2 IC REG LDO 5V .4A 16SOIC
EBC06DRYN-S13 CONN EDGECARD 12POS .100 EXTEND
EBC17DRTF CONN EDGECARD 34POS DIP .100 SLD
相關代理商/技術參數(shù)
參數(shù)描述
DSP56301PW80 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC 80Mhz/80MMACS RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風格:SMD/SMT
DSP56301UMAD 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP56301 Users Manual Addendum
DSP56301VF100 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC 100Mhz/100MMACS RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風格:SMD/SMT
DSP56301VF80 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC MAP DSP RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風格:SMD/SMT
DSP56301VF80B1 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC DSP56301VF80B1 RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風格:SMD/SMT
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*