- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19297 > DSP56301PW80 (Freescale Semiconductor)IC DSP 24BIT 80MHZ 208-LQFP PDF資料下載
參數(shù)資料
| 型號： | DSP56301PW80 |
| 廠商： | Freescale Semiconductor |
| 文件頁數(shù)： | 79/124頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC DSP 24BIT 80MHZ 208-LQFP |
| 標準包裝： | 36 |
| 系列： | DSP563xx |
| 類型： | 定點 |
| 接口： | 主機接口，SSI，SCI |
| 時鐘速率： | 80MHz |
| 非易失內(nèi)存： | ROM（9 kB） |
| 芯片上RAM： | 24kB |
| 電壓 - 輸入/輸出： | 3.30V |
| 電壓 - 核心： | 3.30V |
| 工作溫度： | -40°C ~ 100°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 208-LQFP |
| 供應(yīng)商設(shè)備封裝： | 208-LQFP |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁當前第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁
DSP56301 Technical Data, Rev. 10
2-32
Freescale Semiconductor
Specifications
2.5.5.5 Asynchronous Bus Arbitrations Timings
Figure 2-25.
Bus Release Timings Case 2 (BRT Bit in Operating Mode Register Set)
Table 2-17.
Asynchronous Bus Arbitration Timing1,3
No.
Characteristics
Expression
80 MHz
100 MHz2
Unit
Min
Max
Min
Max
250
BB assertion window from BG input deassertion4
2.5
× Tc + 5
—
25
—
30
ns
251
Delay from BB assertion to BG assertion4
2
× Tc + 5
25
—
25
—
ns
Notes:
1.
Bit 13 in the Operating Mode Register must be set to enter Asynchronous Arbitration mode.
2.
Asynchronous Arbitration mode is recommended for operation at 100 MHz.
3.
If Asynchronous Arbitration mode is active, none of the timings in Table 2-16 is required.
4.
In order to guarantee timings 250, and 251, BG inputs must be asserted to different DSP56300 devices on the same bus in
the non-overlap manner shown in Figure 2-26.
A[0–23]
BB
AA[0–3]
CLKOUT
BR
BG
RD, WR
223
218
219
214
212
213
221
224
Note: Address lines A[0–23] hold their state after a read or write operation. AA[0–3] do not hold their
state after a read or write operation.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| VE-26Z-CW-S | CONVERTER MOD DC/DC 2V 40W |
| MIC281-0BM6 TR | IC SUPERVISOR THERMAL SOT23-6 |
| VJ1206A821JBBAT4X | CAP CER 820PF 100V 5% NP0 1206 |
| VI-21D-CW-F4 | CONVERTER MOD DC/DC 85V 100W |
| EBC05DRES-S13 | CONN EDGECARD 10POS .100 EXTEND |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DSP56301UMAD | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP56301 Users Manual Addendum |
| DSP56301VF100 | 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC 100Mhz/100MMACS RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風格:SMD/SMT |
| DSP56301VF80 | 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC MAP DSP RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風格:SMD/SMT |
| DSP56301VF80B1 | 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC DSP56301VF80B1 RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風格:SMD/SMT |
| DSP56301VL100 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:24-Bit Digital Signal Processor |
發(fā)布緊急采購，3分鐘左右您將得到回復。