- 您現在的位置：買賣IC網 > PDF目錄377001 > DSP56600 (飛思卡爾半導體(中國)有限公司) Implementing Viterbi Decoders Using the VSL Instruction on DSP Families PDF資料下載
參數資料
| 型號： | DSP56600 |
| 廠商： | 飛思卡爾半導體(中國)有限公司 |
| 英文描述： | Implementing Viterbi Decoders Using the VSL Instruction on DSP Families |
| 中文描述： | 維特比解碼器實現上使用DSP的家庭教學的VSL |
| 文件頁數： | 96/108頁 |
| 文件大?。?/td> | 726K |
| 代理商： | DSP56600 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁當前第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁
C-4
Viterbi Decoder Implementation
For More Information On This Product,
Go to: www.freescale.com
24-Bit Algorithm Program Listing
Example C-1
24-bit Algorithm Program Listing
OPT
mex
;****************56600**24 bit VITERBI DECODER*****************************
; THIS ROUTINE IMPLEMENTS A CONVOLUTIONAL DECODER USING THE VITERBI ALG.
; IT IS OPTIMIZED FOR SPEED, WHICH MEANS THAT EVERY ALU REGISTER
; AND ALL OF THE R REGISTERS ARE USED. A SIGNIFICANT AMOUNT OF
; THESE CAN BE FREED BY STORING AND REUSING REGISTERS BETWEEN THE
; FINDMETRICS ROUTINES AND THE ACS,ACSFlush ROUTINES.
; INPUT is at INDATA: real in x imag in y. OUTPUT begins at y:DECOUT
; GLOBAL REGISTER USE: a,b,x,y,r012345,n025,m245(are set to a modulo mode)
;*************************************************************************
;
;*****************BRANCH METRIC MACRO*************************************
;
FUNCTION: Input data and generate branch metrics. This function
;
subtracts the path metric for state 0 from all branch metrics
;
to provide autonormaliztion. For this decoder, the metric is a scaled
;
sum or difference of the real and imag inputs.
;
INPUTS:
;
r2 should point to the beginning of the branch metric table
;
r5 should point to the latest path metric for state 0
;
r1 should point to the next input XY data pair
;
OUTPUTS:
;
Branch metrics are stored at BRX in XY memory
;
REGISTERS USED:
;
a,b,x01,y01,r1,r2,r5, r5 unchanged,r2 unchanged (modulo req'd)
;****************************************************************
;
FindMetricsmacro
move
x:(r5),a
neg
a
move
#-16,x1
mac
x1,y1,a
move
y1,x0
mac
x1,y0,a
subl
a,b
tfr
y1,a
mac
-x1,y0,a
tfr
x0,b
subl
a,b
l:(r1)+,y ;negate metric|grab dec input
;sign for real component, upper br.
a,b
;cp metric to b|mv real in to x0
a,y1
;y1 gets 0x partial branch
b,x0
;a has 00 br., b has 11 branch, save st.
a,y1
;swap 0x and 00 to compute 01 branch
b,x1
;a gets 01 br,x1 gets cp of 11 br.
b,y0
;swap st metric,11 branch to y0
y1,x0
;b gets 10 br, x0 has copy of 00 br.
;st. metric scaling, read last st. 0
F
Freescale Semiconductor, Inc.
n
.
相關PDF資料 |
PDF描述 |
|---|---|
| DSP56852E | 16-bit Digital Signal Controllers |
| DSP56852VFE | 16-bit Digital Signal Controllers |
| DSP56853E | 16-bit Digital Signal Controllers |
| DSP56853FG120 | 16-bit Digital Signal Controllers |
| DSP56853FGE | 16-bit Digital Signal Controllers |
相關代理商/技術參數 |
參數描述 |
|---|---|
| DSP56600AD | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:INTERGRATED CELLULAR BASEBAND PROCESSOR DEVELOPMENT IC |
| DSP56600FM | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:16-BIT DIGITAL SIGNAL PROCESSOR |
| DSP56602 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:16-Bit Digital Signal Processor User manual |
| DSP56602AD | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:16-Bit Digital Signal Processor User manual |
| DSP56602DS | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP56602 16-Bit Digital Signal Processor Datasheet |
發(fā)布緊急采購，3分鐘左右您將得到回復。