- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1917 > DSPB56362AG120 (Freescale Semiconductor)IC DSP 24BIT AUD 120MHZ 144-LQFP PDF資料下載
參數(shù)資料
| 型號： | DSPB56362AG120 |
| 廠商： | Freescale Semiconductor |
| 文件頁數(shù)： | 89/152頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC DSP 24BIT AUD 120MHZ 144-LQFP |
| 標(biāo)準(zhǔn)包裝： | 60 |
| 系列： | DSP56K/Symphony |
| 類型： | 音頻處理器 |
| 接口： | 主機(jī)接口，I²C，SAI，SPI |
| 時鐘速率： | 120MHz |
| 非易失內(nèi)存： | ROM（126 kB） |
| 芯片上RAM： | 42kB |
| 電壓 - 輸入/輸出： | 3.30V |
| 電壓 - 核心： | 3.30V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 144-LQFP |
| 供應(yīng)商設(shè)備封裝： | 144-LQFP（20x20） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁當(dāng)前第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁
External Memory Expansion Port (Port A)
DSP56362 Technical Data, Rev. 4
Freescale Semiconductor
3-15
104 Address and AA valid to input data valid
tAA, tAC
100 MHz:
(WS + 0.75)
× T
C 7.0
[WS
≥ 1]
—
10.5
7.6
ns
105 RD assertion to input data valid
tOE
100 MHz:
(WS + 0.25)
× T
C 7.0
[WS
≥ 1]
—5.5
—3.4
ns
106 RD deassertion to data not valid (data hold
time)
tOHZ
0.0
—
0.0
—
ns
107 Address valid to WR deassertion3
tAW
(WS + 0.75)
× T
C 4.0
[WS
≥ 1]
13.5
—
10.6
—
ns
108 Data valid to WR deassertion (data setup
time)
tDS (tDW)
100 MHz:
(WS
0.25) × T
C 3.0
[WS
≥ 1]
4.5
—
3.2
—
ns
109 Data hold time from WR deassertion
tDH
100 MHz:
0.25
× T
C 2.0
[1
≤ WS ≤ 3]
0.5
—
0.1
—
ns
1.25
× T
C 2.0
[4
≤ WS ≤ 7]
10.5
—
8.4
—
2.25
× T
C 2.0
[WS
≥ 8]
20.5
—
16.7
—
110 WR assertion to data active4
0.75
× T
C 3.7
[WS = 1]
——
2.5
—
ns
0.25
× T
C 3.7
[2
≤ WS ≤ 3]
——
0.0
—
0.25 × T
C 3.7
[WS
≥ 4]
——
0.0
—
111 WR deassertion to data high impedance4
0.25
× T
C + 0.2
[1
≤ WS ≤ 3]
——
—
2.3
ns
1.25
× T
C + 0.2
[4
≤ WS ≤ 7]
——
—
10.6
2.25
× T
C + 0.2
[WS
≥ 8]
——
—
18.9
Table 3-8 SRAM Read and Write Accesses 100 and 120 MHz1 (continued)
No.
Characteristics
Symbol
Expression2
100 MHz
120 MHz
Unit
Min
Max
Min
Max
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。