- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄358799 > LH77790B (Sharp Corporation) Embedded Microcontroller(32位嵌入式微控制器) PDF資料下載
參數(shù)資料
| 型號： | LH77790B |
| 廠商： | Sharp Corporation |
| 英文描述： | Embedded Microcontroller(32位嵌入式微控制器) |
| 中文描述： | 嵌入式微控制器（32位嵌入式微控制器） |
| 文件頁數(shù)： | 39/236頁 |
| 文件大?。?/td> | 865K |
| 代理商： | LH77790B |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁當(dāng)前第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁
LH77790B User
’
s Guide
Memory & Peripheral Interface
5-5
General Operation
The Bus Controller is responsible for controlling all external activities such as:
Memory Interface
Peripheral Interface
DRAM Refresh Requests (Priority 1)
LCD Controller Requests (Priority 2)
Cache External Requests (Priority 3)
ARM7DI External Requests (Priority 4)
The bus controller arbitrates between the various memory requests according to their pri-
orities. The controller treats external peripherals as memory mapped I/O. The controller
supports an external 26-bit address bus and 16-bit data bus. Six multiplexed chip selects/
CAS lines are provided to support six SRAM banks, or four SRAM banks and two DRAM
banks. Each bank has programmable properties to allow interfacing to a wide range of
external memory and peripheral devices. The controller takes care of data alignment
between the 16-bit external data bus and the 32-bit internal data bus and preserves com-
patibility with the ARM. The external bus controller also manages the logical memory
space and maps it to the physical memory space through a memory management scheme.
Memory Management
The ARM7DI can address up to 4GB of address space (32-bit internal address). The 790B
can address up to 64MB externally (26-bit external address). The 790B supports up to
eight programmable segments (0 - 7), a default segment, and six programmable chip
enables. Each segment/chip enable pair can address 64MB of external SRAM or 128MB
of external DRAM. This will give a total of 384MB (6
×
64MB) external SRAM addressable
space or in the case where two of the segments are DRAMs, the total memory addressable
space is 512MB (4
×
64MB SRAM + 2
×
128MB DRAM).
Each of the eight segments consist of 3 registers, a Segment Descriptor Register (SDR),
a START register and a STOP register. The SDR contains information about the system/
user privileges, cacheability, half-word mode, and bank selection. The START and STOP
registers determine the boundaries of the segment. Upon reset, these 3 registers will be
initialized to all 0
’
s for all 8 segments. A Default Segment, segment 8, is used after reset.
The default segment has its own SDR, SDR8, and spans the whole address space
(0: 2
32
- 1) and it uses Bank0 as the default bank. The default segment is used when the
memory address does not match any of the eight main segments. The upper 64KB of the
memory map is reserved for system configuration registers and internal peripheral regis-
ters (see Chapter 19).
The embedded controller supports eight banks, six banks for SRAM and two banks for
DRAM. A SRAM bank will reflect the properties of an external SRAM (or SRAM like
devices) such as chip selects, wait count, and bus width. A DRAM bank will reflect the
properties of an external DRAM such as CAS, RAS, bank size, page mode, wait count,
and bus width.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| LH79525 | 16/32-bit System-on-Chip with Color LCD Controller |
| LH7A400 | 32-Bit System-on-Chip |
| LH7A400N0B000 | 32-Bit System-on-Chip |
| LH7A400N0C000 | 32-Bit System-on-Chip |
| LH7A400N0E000 | 32-Bit System-on-Chip |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LH79/1 | 制造商:Dialight 功能描述: |
| LH79402 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Microcontroller |
| LH79520 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ARM RISC CORE ASSPs ARM720T |
| LH79520N0M000B1 | 功能描述:IC ARM7 BLUESTREAK MCU 176LQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微控制器， 系列:BlueStreak ; LH7 產(chǎn)品培訓(xùn)模塊:The Ultra-Low Power MSP430 MSP430 Overview MSP430 Design Tools MSP430 Peripherals MSP430x2xx/4xx and Wireless Overview Portable Medical Solutions with MSP430 MSP430 for Utility Metering Solutions MSP430: How to JTAG MSP430, How To Use the Clock System Grace Software Graphical User Interface MCU Overview Driver Library MSP430Ware Overview 標(biāo)準(zhǔn)包裝:1 系列:MSP430x4xx 核心處理器:RISC 芯體尺寸:16-位 速度:8MHz 連通性:SPI，UART/USART 外圍設(shè)備:欠壓檢測/復(fù)位，LCD，POR，PWM，WDT 輸入/輸出數(shù):48 程序存儲器容量:32KB（32K x 8 + 256B） 程序存儲器類型:閃存 EEPROM 大小:- RAM 容量:1K x 8 電壓 - 電源 (Vcc/Vdd):1.8 V ~ 3.6 V 數(shù)據(jù)轉(zhuǎn)換器:A/D 8x12b 振蕩器型:內(nèi)部 工作溫度:-40°C ~ 85°C 封裝/外殼:100-LQFP 包裝:Digi-Reel® 其它名稱:296-26232-6 |
| LH79520N0M000B1,551 | 制造商:NXP Semiconductors 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。