- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄358799 > LH77790B (Sharp Corporation) Embedded Microcontroller(32位嵌入式微控制器) PDF資料下載
參數(shù)資料
| 型號： | LH77790B |
| 廠商： | Sharp Corporation |
| 英文描述： | Embedded Microcontroller(32位嵌入式微控制器) |
| 中文描述： | 嵌入式微控制器（32位嵌入式微控制器） |
| 文件頁數(shù)： | 44/236頁 |
| 文件大?。?/td> | 865K |
| 代理商： | LH77790B |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁當(dāng)前第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁
Memory & Peripheral Interface
LH77790B User
’
s Guide
5-10
System/User Privileges
Each segment can be individually programmed to give the user and/or the system read and/
or write access to the memory space associated with the segment. This will allow for mem-
ory management and protection. As an example, both code and data can reside in the same
external SRAM with code accessible by the system only and data by the system and the
user. A violation of the programmed privileges will cause an ABORT (data or prefetch).
Write accesses that are aborted are not performed and thus do not corrupt memory.
All memory accesses (Cacheable, Non-cacheable, Local SRAM...) generated by the
LH77790B core will be checked for privilege violation with the exception of two operations,
cache write-back and LCD refresh accesses. During a cache write-back, the memory
access to write the data back to cached memory will not be checked because a check was
performed when the data was originally brought into the cache.
LCD Controller refresh requests are treated as system level requests. However, LCD
requests will not be checked for any privilege violation.
Cacheability
A segment can be cacheable in which case any access to that segment will be handled by
the cache or non-cacheable in which case the access will be handled by the external bus
controller. Since the frame buffer for the LCD is located in main memory, the segment con-
taining the frame buffer should not be cacheable. The external bus controller will ignore
the cacheability bit when it receives an LCD request.
Half-Word Mode (HW)
The ARM7DI core supports only Byte (8-bits) and Word (32-bits) memory accesses. Since
the 790B has a 16-bit data bus, a word access will take two memory accesses. In HW mode,
the 790B allows Half-Word (HW) accesses to the external memory. This means that the
790B will treat all word accesses (read or write) as HW accesses and will take one memory
access. On a word read, the 16-bit data from memory will be sign extended in the external
bus controller and sent to the ARM7DI as a 32-bit word. On a word write, the external bus
controller will write the low order 16-bits of the word from the ARM7DI to external memory.
As mentioned above, the ARM7DI is unaware of HW mode. All LOAD and STORE instruc-
tions are treated as byte or word instructions. For example a LDM instruction will update
the destination address by 4 regardless of the state of HW bit. So LDM and STM will not
operate correctly in HW mode.
Cache does not recognize HW mode. Any memory segment that is operating in HW mode
should be programmed to be non-cacheable to avoid data corruption.
Local SRAM does not recognize HW mode. Local SRAM segment should be programmed
to operate in 32-bit mode (HW = 0).
This mode is very important when it comes to programming x16 Flash memories. Pro-
gramming a x16 Flash memory requires accessing the Flash in a certain sequence that
tells the Flash memory it is getting a command on the data bus instead of data. To program
such a Flash, HW mode should be used.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| LH79525 | 16/32-bit System-on-Chip with Color LCD Controller |
| LH7A400 | 32-Bit System-on-Chip |
| LH7A400N0B000 | 32-Bit System-on-Chip |
| LH7A400N0C000 | 32-Bit System-on-Chip |
| LH7A400N0E000 | 32-Bit System-on-Chip |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LH79/1 | 制造商:Dialight 功能描述: |
| LH79402 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Microcontroller |
| LH79520 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ARM RISC CORE ASSPs ARM720T |
| LH79520N0M000B1 | 功能描述:IC ARM7 BLUESTREAK MCU 176LQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微控制器， 系列:BlueStreak ; LH7 產(chǎn)品培訓(xùn)模塊:The Ultra-Low Power MSP430 MSP430 Overview MSP430 Design Tools MSP430 Peripherals MSP430x2xx/4xx and Wireless Overview Portable Medical Solutions with MSP430 MSP430 for Utility Metering Solutions MSP430: How to JTAG MSP430, How To Use the Clock System Grace Software Graphical User Interface MCU Overview Driver Library MSP430Ware Overview 標(biāo)準(zhǔn)包裝:1 系列:MSP430x4xx 核心處理器:RISC 芯體尺寸:16-位 速度:8MHz 連通性:SPI，UART/USART 外圍設(shè)備:欠壓檢測/復(fù)位，LCD，POR，PWM，WDT 輸入/輸出數(shù):48 程序存儲器容量:32KB（32K x 8 + 256B） 程序存儲器類型:閃存 EEPROM 大小:- RAM 容量:1K x 8 電壓 - 電源 (Vcc/Vdd):1.8 V ~ 3.6 V 數(shù)據(jù)轉(zhuǎn)換器:A/D 8x12b 振蕩器型:內(nèi)部 工作溫度:-40°C ~ 85°C 封裝/外殼:100-LQFP 包裝:Digi-Reel® 其它名稱:296-26232-6 |
| LH79520N0M000B1,551 | 制造商:NXP Semiconductors 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。