參數(shù)資料
型號： MC92600
廠商： Motorola, Inc.
英文描述： High-speed, Full-duplex, Serial Data Interface(高速全雙工串行數(shù)據(jù)接口)
中文描述： 高速，全雙工，串行數(shù)據(jù)接口（高速全雙工串行數(shù)據(jù)接口）
文件頁數(shù)： 17/82頁
文件大小： 1056K
代理商： MC92600
Chapter 2. WarpLink Transmitter
2-3
WarpLink Transmitter Interface Signals
Table 2-1. WarpLink Quad Transmitter Interface Signals
Signal Name
Description
Function
Direction
Active
State
XMIT_n_7 through
XMIT_n_0
Transmit byte
Uncoded data/control byte to transmit.
The least signiTcant 8 bits of coded
data to transmit in TBI mode.
Input
XMIT_n_K
Special data indicator
Indicates that transmit byte is a special
control byte. Must be decoded with
XMIT_n_IDLE_B and WSE_GEN to
determine action, see Table 2-2.
Coded transmit data bit 8 in TBI mode.
This signal also affects receiver
operation. See Section 3.2.
Input
High
XMIT_n_IDLE_B
Transmit idle character
bar
Transmit an idle character. Must be
decoded with XMIT_n_K and
WSE_GEN to determine action, see
Table 2-2.
Coded transmit data bit 9 in TBI mode.
Input
Low
WSE_GEN
Word synchronization
event generate
Transmit a disparity-style word
synchronization event. Must be
decoded with XMIT_n_idle_B and
XMIT_n_K to determine action, see
Table 2-2.
This signal also affects receiver
operation. See Section 3.2, òWarpLink
Receiver Interface Signals.ó
Input
High
LBE
Loop back enable
Activate digital loopback path, such
that data transmitted is looped back to
its receiver.
Input
High
LBOE
Loop back output
enable
Indicates that link outputs remains
active when LBE is asserted. When
LBOE is low, link outputs are disabled
when LBE is asserted.
Input
High
TBIE
10-bit interface enable
Indicates that coded 10-bit data is at
inputs and to bypass internal 8B/10B
coding.
Input
High
REPE
Repeater mode enable
When enabled, the transmitter obtains
transmit data from the receiver.
Input
High
HSE
Half speed enable
When enabled, link is operated at
half-speed. Both data and link
interfaces run at half speed.
Input
High
DDRE
Double data rate enable
Indicates that the data interfaces are
running at double data rate (data is
sampled on the rising and falling edges
of reference clock).
Input
High
相關PDF資料
PDF描述
MC9S12DB128B MC9S12DT128B
MC9S12DB128BCFU MC9S12DT128B
MC9S12DB128BCPV MC9S12DT128B
MC9S12DB128BMFU MC9S12DT128B
MC9S12DB128BMPV MC9S12DT128B
相關代理商/技術參數(shù)
參數(shù)描述
MC92600JUB 功能描述:IC SERDES QUAD 1.25GBAUD 217PBGA RoHS:否 類別:集成電路 (IC) >> 接口 - 串行器，解串行器 系列:- 產(chǎn)品培訓模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標準包裝:1 系列:- 功能:解串器 數(shù)據(jù)速率:2.5Gbps 輸入類型:串行 輸出類型:并聯(lián) 輸入數(shù):- 輸出數(shù):24 電源電壓:1.8 V ~ 3.3 V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:64-TQFP 裸露焊盤 供應商設備封裝:64-TQFP-EP（10x10） 包裝:管件
MC92600VMB 制造商:Freescale Semiconductor 功能描述:
MC92603VF 功能描述:IC TXRX ETH QUAD GIG 256-MAPBGA RoHS:否 類別:集成電路 (IC) >> 接口 - 驅動器，接收器，收發(fā)器 系列:- 產(chǎn)品培訓模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標準包裝:25 系列:- 類型:收發(fā)器 驅動器/接收器數(shù):2/2 規(guī)程:RS232 電源電壓:4.5 V ~ 5.5 V 安裝類型:通孔 封裝/外殼:16-DIP（0.300"，7.62mm） 供應商設備封裝:16-PDIP 包裝:管件
MC92603VM 功能描述:IC ETH TXRX QUAD GIG 256-MAPBGA RoHS:是 類別:集成電路 (IC) >> 接口 - 驅動器，接收器，收發(fā)器 系列:- 標準包裝:1,000 系列:- 類型:收發(fā)器 驅動器/接收器數(shù):2/2 規(guī)程:RS232 電源電壓:3 V ~ 5.5 V 安裝類型:表面貼裝 封裝/外殼:16-SOIC（0.295"，7.50mm 寬） 供應商設備封裝:16-SOIC 包裝:帶卷 (TR)
MC92604VM 功能描述:IC ETH TXRX DUAL GIG 196-MAPBGA RoHS:是 類別:集成電路 (IC) >> 接口 - 驅動器，接收器，收發(fā)器 系列:- 標準包裝:1,000 系列:- 類型:收發(fā)器 驅動器/接收器數(shù):2/2 規(guī)程:RS232 電源電壓:3 V ~ 5.5 V 安裝類型:表面貼裝 封裝/外殼:16-SOIC（0.295"，7.50mm 寬） 供應商設備封裝:16-SOIC 包裝:帶卷 (TR)
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*