- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄367700 > P610ARM-KW (Zarlink Semiconductor Inc.) General purpose 32-bit microprocessor PDF資料下載
參數(shù)資料
| 型號： | P610ARM-KW |
| 廠商： | Zarlink Semiconductor Inc. |
| 英文描述： | General purpose 32-bit microprocessor |
| 中文描述： | 通用32位微處理器 |
| 文件頁數(shù)： | 122/173頁 |
| 文件大?。?/td> | 897K |
| 代理商： | P610ARM-KW |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁當(dāng)前第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁
Memory Management Unit
ARM610 Data Sheet
9-18
9.17 Interaction of the MMU, IDC and Write Buffer
The MMU, IDC and WB may be enabled/disabled independently. However there are
only five valid combinations. There are no hardware interlocks on these restrictions, so
invalid combinations will cause undefined results.
The following procedures must be observed.
To enable the MMU
1
Program the Translation Table Base and Domain Access Control Registers
2
Program Level 1 and Level 2 page tables as required
3
Enable the MMU by setting bit 0 in the Control Register
Care must be taken if the translated address differs from the untranslated address, as
the two instructions following the enabling of the MMU will have been fetched using
“flat translation” and enabling the MMU may be considered as a branch with delayed
execution. A similar situation occurs when the MMU is disabled. Consider the following
code sequence:
Note
MOV R1, #0x1
MCR 15,0,R1,0,0
Fetch Flat
Fetch Flat
Fetch Translated
; Enable MMU
To disable the MMU
1
Disable the WB by clearing bit 3 in the Control Register.
2
Disable the IDC by clearing bit 2 in the Control Register.
3
Disable the MMU by clearing bit 0 in the Control Register.
MMU
IDC
WB
off
off
off
on
off
off
on
on
off
on
off
on
on
on
on
Figure 9-11: Valid MMU, IDC and write buffer combinations
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| P6121-AU120 | Incremental Encoders |
| P6111-AP120 | Incremental Encoders |
| P6111-AP192 | Incremental Encoders |
| P6111-AQ120 | Incremental Encoders |
| P6111-AQ192 | Incremental Encoders |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| P6-10R | 制造商:Panduit Corp 功能描述:PANDUIT |
| P6-10R-E | 功能描述:端子 NON-INSL.RING #6 #10 RoHS:否 制造商:AVX 產(chǎn)品:Junction Box - Wire to Wire 系列:9826 線規(guī):26-18 接線柱/接頭大小: 絕緣: 顏色:Red 型式:Female 觸點(diǎn)電鍍:Tin over Nickel 觸點(diǎn)材料:Beryllium Copper, Phosphor Bronze 端接類型:Crimp |
| P610R-E | 制造商:Panduit Corp 功能描述: |
| P6-10RHT6-E | 制造商:Panduit Corp 功能描述:Ring Terminal 6AWG 30.73mm 11.94mm Nickel 制造商:Panduit Corp 功能描述:RING TERMINAL, HIGH TEMPERATUR 制造商:Panduit Corp 功能描述:RING TERMINAL, HIGH TEMPERATURE, NON-INS - Bag |
| P6-10RHT6-T | 制造商:Panduit Corp 功能描述:RING TERMINAL, HIGH TEMPERATUR 制造商:Panduit Corp 功能描述:RING TERMINAL, HIGH TEMPERATURE, NON-INS - Bag |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。