- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄373399 > SIS5595 (Electronic Theatre Controls, Inc.) Pentium PCI System I/O Chipset PDF資料下載
參數(shù)資料
| 型號： | SIS5595 |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | Pentium PCI System I/O Chipset |
| 中文描述： | 奔騰的PCI系統(tǒng)I / O芯片 |
| 文件頁數(shù)： | 5/216頁 |
| 文件大?。?/td> | 2208K |
| 代理商： | SIS5595 |
第1頁第2頁第3頁第4頁當前第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁
SiS5595 PCI System I/O Chipset
Preliminary V2.0 Nov. 2, 1998
Silicon Integrated Systems Corporation
iv
Figures
FIGURE 1.2-1 FUNCTIONAL BLOCK DIAGRAM .................................................... 4
FIGURE 2.1-1 PIN ASSIGNMENT (TOP VIEW) ...................................................... 6
FIGURE 3.1-1 PCI ISA DELAY TRANSACTION.................................................... 10
FIGURE 3.1-2 START FRAME TIMING WITH SOURCE SAMPLED A LOW PULSE
ON SMI# .......................................................................................... 13
FIGURE 3.1-3 STOP FRAME TIMING WITH HOST USING 17 SIRQ# SAMPLING
PERIOD ........................................................................................... 13
FIGURE 3.2-1 GLOBAL SYSTEM STATE DIAGRAM............................................ 16
FIGURE 3.2-2 WAKE UP EVENTS IN S1 / S2....................................................... 18
FIGURE 3.2-3 5595'S TIMING DIAGRAM IN S2 STATE ....................................... 18
FIGURE 3.2-4 NORTH BRIDGE/5595'S TIMING DIAGRAM IN S3 STATE ........... 19
FIGURE 3.2-5 STPCLK# THROTTLING & PERFORMANCE................................ 22
FIGURE 3.2-6 PROCESSOR POWER STATE DIAGRAM..................................... 23
FIGURE 3.2-7 STPCLK# SOURCE ....................................................................... 24
FIGURE 3.2-8 THERMAL DETECTION LOGIC..................................................... 25
FIGURE 3.2-9 SCI / SMI# EVENTS OVERVIEW.................................................. 27
FIGURE 3.2-10 GENERAL PURPOSE TIMER LOGIC.......................................... 28
FIGURE 3.2-11 GPIO LOGIC ................................................................................ 29
FIGURE 3.4-1 USB SYSTEM BLOCK DIAGRAM.................................................. 38
FIGURE 3.5-1 DATA ACQUISITION MODULE BLOCK DIAGRAM ....................... 39
FIGURE 3.6-1 RTC MODULE BLOCK DIAGRAM.................................................. 42
FIGURE 3.6-2 ADDRESS MAP OF THE STANDARD BANK................................. 43
FIGURE 3.6-3 BLOCK DIAGRAM OF RTC............................................................ 44
FIGURE 3.7-1 TYPICAL TIMING SEQUENCE ON THE POWER CONTROL
RELATED SIGNALS ...................................................................... 45
FIGURE 3.7-2 POWER UP REQUEST EVENTS................................................... 47
FIGURE 3.7-3 POWER BUTTON ON EVENT ....................................................... 47
FIGURE 3.7-4 RING UP EVENT............................................................................ 48
FIGURE 3.7-5 POWER MANAGE EVENT 1.......................................................... 49
FIGURE 3.7-6 POWER MANAGE EVENT 0.......................................................... 49
FIGURE 3.7-7 POWER DOWN REQUEST EVE.................................................... 50
FIGURE 3.9-1 INTERRUPT ROUTER IRX............................................................ 61
FIGURE 3.10-1 TIMING SEQUENCE FOR POWER-ON PROCESS..................... 62
FIGURE 3.10-2 TIMING FOR GENERATING INIT#/CPURST#............................. 62
FIGURE 5-1 BLOCK DIAGRAM FOR GENERATING CORE FREQUENCY....... 78
FIGURE 8.1-1 SiS5595 INTERNAL POWER PLANES........................................ 198
FIGURE 8.5-1 DMA CYCLES.............................................................................. 204
FIGURE 8.5-2 THE AC TIMING DIAGRAM OF PCI TO ISA BUS CYCLES......... 206
FIGURE 8.5-3 MISCELLANEOUS TIMING.......................................................... 209
FIGURE 9.2-1 SiS5595 PACKAGE SPECIFICATION.......................................... 209
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SIS85 | SMT Power Inductor |
| SIS85-100 | SMT Power Inductor |
| SIS85-101 | SMT Power Inductor |
| SIS85-102 | SMT Power Inductor |
| SIS85-150 | SMT Power Inductor |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SIS776DN | 制造商:VISHAY 制造商全稱:Vishay Siliconix 功能描述:N-Channel 30 V (D-S) MOSFET with Schottky Diode |
| SIS776DN-T1-GE3 | 制造商:Vishay Siliconix 功能描述:MOSFET N-CH 30V 18.3A 1212-8 |
| SiS778DN-T1-GE3 | 功能描述:MOSFET 30 Volts 35 Amps 52 Watts RoHS:否 制造商:STMicroelectronics 晶體管極性:N-Channel 汲極/源極擊穿電壓:650 V 閘/源擊穿電壓:25 V 漏極連續(xù)電流:130 A 電阻汲極/源極 RDS（導(dǎo)通）:0.014 Ohms 配置:Single 最大工作溫度: 安裝風格:Through Hole 封裝 / 箱體:Max247 封裝:Tube |
| SIS780DN | 制造商:VISHAY 制造商全稱:Vishay Siliconix 功能描述:N-Channel 30 V (D-S) MOSFET with Schottky Diode |
| SiS780DN-T1-GE3 | 功能描述:MOSFET 30 Volts 18 Amps 27.7 Watts RoHS:否 制造商:STMicroelectronics 晶體管極性:N-Channel 汲極/源極擊穿電壓:650 V 閘/源擊穿電壓:25 V 漏極連續(xù)電流:130 A 電阻汲極/源極 RDS（導(dǎo)通）:0.014 Ohms 配置:Single 最大工作溫度: 安裝風格:Through Hole 封裝 / 箱體:Max247 封裝:Tube |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。