- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376423 > UPD17073 (NEC Corp.) FILTER BAND PASS 5.8GHZ SMD PDF資料下載
參數(shù)資料
| 型號： | UPD17073 |
| 廠商： | NEC Corp. |
| 英文描述： | FILTER BAND PASS 5.8GHZ SMD |
| 中文描述： | 4位單芯片的數(shù)字調(diào)諧系統(tǒng)硬件單片機 |
| 文件頁數(shù)： | 187/226頁 |
| 文件大?。?/td> | 1250K |
| 代理商： | UPD17073 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁當(dāng)前第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁
μ
PD17072,17073
187
19.7 Low-Speed Mode Function
The
μ
PD17073 can slow down the CPU clock when “1” is written to the SYSCK flag of the system clock select
register. This function is called a low-speed mode function.
The time required to execute one instruction in the low-speed mode is 106.6
μ
s. However, the instruction that is
executed immediately after the SYSCK flag has been set to “1” takes 103.3
μ
s.
By slowing down the CPU clock, the current consumption of the device can be lowered as compared with that during
normal operation.
Figure 19-7 shows the configuration and function of the system clock select register.
Figure 19-7. Configuration of System Clock Select Register
19.7.1 Releasing low-speed mode
The low-speed mode is released when the SYSCK flag is reset to “0” by power-ON reset, or when “0” is written
to the SYSCK flag.
After the low-speed mode has been released, the CPU clock returns to the normal operation speed (one instruction
execution time: 53.3
μ
s). However, the instruction that is executed immediately after the SYSCK flag has been reset
to “0” takes 56.6
μ
s.
Name
Flag symbol
b
3
0
b
2
0
b
1
0
b
0
S
Y
S
C
K
Address
(BANK1)
55H
Read/
Write
R/W
Selects system clock (one instruction execution time)
53.3 s
106.6 s
0
1
Fixed to “0”
System clock select
register
Power-ON
Clock stop
CE
0
R
R
0
0
0
Remark
R: Retained
At
reset
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| UPD17072GB | 4-BIT SINGLE-CHIP MICROCONTROLLER WITH HARDWARE FOR DIGITAL TUNING SYSTEM |
| UPD17215CT | 4-BIT SINGLE-CHIP MICROCONTROLLER FOR SMALL GENERAL-PURPOSE INFRARED REMOTE CONTROL TRANSMITTER |
| UPD17217GT | 4-BIT SINGLE-CHIP MICROCONTROLLER FOR SMALL GENERAL-PURPOSE INFRARED REMOTE CONTROL TRANSMITTER |
| UPD17218 | 4-BIT SINGLE-CHIP MICROCONTROLLER FOR SMALL GENERAL-PURPOSE INFRARED REMOTE CONTROL TRANSMITTER |
| UPD17218CT | 4-BIT SINGLE-CHIP MICROCONTROLLER FOR SMALL GENERAL-PURPOSE INFRARED REMOTE CONTROL TRANSMITTER |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| UPD17073GB | 制造商:NEC 制造商全稱:NEC 功能描述:4-BIT SINGLE-CHIP MICROCONTROLLER WITH HARDWARE FOR DIGITAL TUNING SYSTEM |
| UPD17073GB-XXX-1A7 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:4-Bit Microcontroller |
| UPD17073GB-XXX-9EU | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:4-Bit Microcontroller |
| UPD1708AG-011 | 制造商:NEC 制造商全稱:NEC 功能描述:PLL FREQUENCY SYNTHESIZER AND CONTROLLER FOR FM/MW/LW TUNER |
| UPD1708AG-011-00 | 制造商:NEC 制造商全稱:NEC 功能描述:PLL FREQUENCY SYNTHESIZER AND CONTROLLER FOR FM/MW/LW TUNER |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。