參數資料
型號: XC3S50-4TQG144I
廠商: Xilinx Inc
文件頁數: 135/272頁
文件大?。?/td> 0K
描述: SPARTAN-3 FPGA 50K STD 144-TQFP
產品培訓模塊: Extended Spartan 3A FPGA Family
標準包裝: 60
系列: Spartan®-3
LAB/CLB數: 192
邏輯元件/單元數: 1728
RAM 位總計: 73728
輸入/輸出數: 97
門數: 50000
電源電壓: 1.14 V ~ 1.26 V
安裝類型: 表面貼裝
工作溫度: -40°C ~ 100°C
封裝/外殼: 144-LQFP
供應商設備封裝: 144-TQFP(20x20)
其它名稱: 122-1720
XC3S50-4TQG144I-ND
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁當前第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁
Spartan-3 FPGA Family: Functional Description
DS099 (v3.1) June 27, 2013
Product Specification
22
Elements Within a Slice
All four slices have the following elements in common: two logic function generators, two storage elements, wide-function
multiplexers, carry logic, and arithmetic gates, as shown in Figure 12, page 24. Both the left-hand and right-hand slice pairs
use these elements to provide logic, arithmetic, and ROM functions. Besides these, the left-hand pair supports two
additional functions: storing data using Distributed RAM and shifting data with 16-bit registers. Figure 12 is a diagram of the
left-hand slice; therefore, it represents a superset of the elements and connections to be found in all slices. See Function
Generator, page 25 for more information.
The RAM-based function generator—also known as a Look-Up Table or LUT—is the main resource for implementing logic
functions. Furthermore, the LUTs in each left-hand slice pair can be configured as Distributed RAM or a 16-bit shift register.
For information on the former, refer to the chapter entitled “Using Look-Up Tables as Distributed RAM” in UG331; for
information on the latter, refer to the chapter entitled “Using Look-Up Tables as Shift Registers” in UG331. The function
generators located in the upper and lower portions of the slice are referred to as the "G" and "F", respectively.
The storage element, which is programmable as either a D-type flip-flop or a level-sensitive latch, provides a means for
synchronizing data to a clock signal, among other uses. The storage elements in the upper and lower portions of the slice
are called FFY and FFX, respectively.
Wide-function multiplexers effectively combine LUTs in order to permit more complex logic operations. Each slice has two of
these multiplexers with F5MUX in the lower portion of the slice and FiMUX in the upper portion. Depending on the slice,
FiMUX takes on the name F6MUX, F7MUX, or F8MUX. For more details on the multiplexers, refer to the chapter entitled
“Using Dedicated Multiplexers” in UG331.
The carry chain, together with various dedicated arithmetic logic gates, support fast and efficient implementations of math
operations. The carry chain enters the slice as CIN and exits as COUT. Five multiplexers control the chain: CYINIT, CY0F,
and CYMUXF in the lower portion as well as CY0G and CYMUXG in the upper portion. The dedicated arithmetic logic
includes the exclusive-OR gates XORG and XORF (upper and lower portions of the slice, respectively) as well as the AND
gates GAND and FAND (upper and lower portions, respectively). For more details on the carry logic, refer to the chapter
entitled “Using Carry and Arithmetic Logic” in UG331.
Main Logic Paths
Central to the operation of each slice are two nearly identical data paths, distinguished using the terms top and bottom. The
description that follows uses names associated with the bottom path. (The top path names appear in parentheses.) The
basic path originates at an interconnect-switch matrix outside the CLB. Four lines, F1 through F4 (or G1 through G4 on the
X-Ref Target - Figure 11
Figure 11: Arrangement of Slices within the CLB
DS099-2_05_082104
Interconnect
to Neighbors
Left-Hand SLICEM
(Logic or Distributed RAM
or Shift Register)
Right-Hand SLICEL
(Logic Only)
CIN
SLICE
X0Y1
SLICE
X0Y0
Switch
Matrix
COUT
CLB
COUT
SHIFTOUT
SHIFTIN
CIN
SLICE
X1Y1
SLICE
X1Y0
相關PDF資料
PDF描述
VE-21L-EU CONVERTER MOD DC/DC 28V 200W
GBM08DCMS CONN EDGECARD 16POS .156 WW
TAP336M025CRW CAP TANT 33UF 25V 20% RADIAL
VE-212-EU CONVERTER MOD DC/DC 15V 200W
EP4S100G5H40I2N IC STRATIX IV GT 530K 1517HBGA
相關代理商/技術參數
參數描述
XC3S50-4VQ100C 制造商:Xilinx 功能描述:FPGA SPARTAN-3 50K GATES 1728 CELLS 630MHZ 1.2V 100VTQFP - Trays
XC3S50-4VQ100I 制造商:Xilinx 功能描述:FPGA SPARTAN-3 50K GATES 1728 CELLS 630MHZ 1.2V 100VTQFP - Trays
XC3S50-4VQG100C 功能描述:IC SPARTAN-3 FPGA 50K 100VTQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA(現場可編程門陣列) 系列:Spartan®-3 標準包裝:60 系列:XP LAB/CLB數:- 邏輯元件/單元數:10000 RAM 位總計:221184 輸入/輸出數:244 門數:- 電源電壓:1.71 V ~ 3.465 V 安裝類型:表面貼裝 工作溫度:0°C ~ 85°C 封裝/外殼:388-BBGA 供應商設備封裝:388-FPBGA(23x23) 其它名稱:220-1241
XC3S50-4VQG100I 功能描述:SPARTAN-3A FPGA 50K STD 100-VQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA(現場可編程門陣列) 系列:Spartan®-3 標準包裝:40 系列:Spartan® 6 LX LAB/CLB數:3411 邏輯元件/單元數:43661 RAM 位總計:2138112 輸入/輸出數:358 門數:- 電源電壓:1.14 V ~ 1.26 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:676-BGA 供應商設備封裝:676-FBGA(27x27)
XC3S50-4VQG100I4022 制造商:Xilinx 功能描述: