- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄371362 > 20695 AMD-K6 Processor Multimedia Technology AMD-K6 Processor Data Sheet PDF資料下載
參數(shù)資料
| 型號(hào)： | 20695 |
| 英文描述： | AMD-K6 Processor Multimedia Technology AMD-K6 Processor Data Sheet |
| 中文描述： | 的AMD - K6處理器多媒體技術(shù)的AMD - K6處理器數(shù)據(jù)手冊(cè) |
| 文件頁數(shù)： | 144/346頁 |
| 文件大?。?/td> | 4918K |
| 代理商： | 20695 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁當(dāng)前第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁
126
Bus Cycles
Chapter 6
AMD-K6
Processor Data Sheet
20695H/0—March 1998
Preliminary Information
6.3
Memory Reads and Writes
The AMD-K6 processor performs single or burst memory bus
cycles. The single-transfer memory bus cycle transfers 1, 2, 4, or
8 bytes and requires a minimum of two clocks. Misaligned
instructions or operands result in a split cycle, which requires
multiple transactions on the bus. A burst cycle consists of four
back-to-back 8-byte (64-bit) transfers on the data bus.
Single-Transfer
Memory Read and
Write
Figure 45 on page 127 shows a single-transfer read from memory,
followed by two single-transfer writes to memory. For the
memory read cycle, the processor asserts ADS# for one clock to
validate the bus cycle and also drives A[31:3], BE[7:0]#, D/C#,
W/R#, and M/IO# to the bus. The processor then waits for the
system logic to return the data on D[63:0] (with DP[7:0] for
parity checking) and assert BRDY#. The processor samples
BRDY# on every clock edge starting with the clock edge after
the clock edge that negates ADS#.
See “BRDY# (Burst Ready)”
on page 88.
During the read cycle, the processor drives PCD, PWT, and
CACHE# to indicate its caching and cache-coherency intent for
the access. The system logic returns KEN# and WB/WT# to
either confirm or change this intent. If the processor asserts
PCD and negates CACHE#, the accesses are non-cacheable,
even though the system logic asserts KEN# during the BRDY#
to indicate its support for cacheability. The processor (which
drives CACHE#) and the system logic (which drives KEN#) must
agree in order for an access to be cacheable.
The processor can drive another cycle (in this example, a write
cycle) by asserting ADS# off the next clock edge after BRDY# is
sampled asserted. Therefore, an idle clock is guaranteed
between any two bus cycles. The processor drives D[63:0] with
valid data one clock edge after the clock edge on which ADS# is
asserted. To minimize CPU idle times, the system logic stores the
address and data in write buffers, returns BRDY#, and performs
the store to memory later. If the processor samples EWBE#
negated during a write cycle, it suspends certain activities until
EWBE# is sampled asserted. See “EWBE# (External Write
Buffer Empty)” on page 95. In Figure 45, the second write cycle
occurs during the execution of a serializing instruction. The
processor delays the following cycle until EWBE# is sampled
asserted.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 206966-1 | CONNECTORS CIRCULAR |
| 20702 | MARKERS WHITE PM41 |
| 207052-1 | ENTRY SEAL J/CABLE 7.62-11.43MM |
| 207052-2 | ENTRY SEAL J/CABLE 11.43-15.24MM |
| 207052-3 | ENTRY SEAL J/CABLE 15.24-22.22MM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 206950 | 制造商:Mitutoyo Corporation 功能描述:ANVIL NO.6 (OLD NO.205691) |
| 20695-111 | 制造商:EMERSON CONNECTIVITY SOLUTIONS 功能描述:CONNECTOR |
| 206952-1 | 制造商:TE Connectivity 功能描述: |
| 2069552-1 | 制造商:TE Connectivity 功能描述:INDUSTRIAL MINI I/O HDR ASSY EMBOSS VER. - Tape and Reel |
| 2069552-2 | 功能描述:INDUSTRIAL MINI I/O HDR ASSY E T 制造商:te connectivity amp connectors 系列:- 包裝:帶卷（TR） 零件狀態(tài):有效 連接器樣式:接頭 連接器類型:工業(yè)級(jí)迷你型，I 型 針腳數(shù):8 安裝類型:表面貼裝，直角 端接:焊接 特性:板導(dǎo)軌 觸頭鍍層:金 觸頭鍍層厚度:19.7μin（0.50μm） 標(biāo)準(zhǔn)包裝:1,800 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。