- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄371362 > 20695 AMD-K6 Processor Multimedia Technology AMD-K6 Processor Data Sheet PDF資料下載
參數(shù)資料
| 型號： | 20695 |
| 英文描述： | AMD-K6 Processor Multimedia Technology AMD-K6 Processor Data Sheet |
| 中文描述： | 的AMD - K6處理器多媒體技術的AMD - K6處理器數(shù)據(jù)手冊 |
| 文件頁數(shù)： | 33/346頁 |
| 文件大小： | 4918K |
| 代理商： | 20695 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁當前第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁
Chapter 2
Internal Architecture
15
20695H/0—March 1998
AMD-K6
Processor Data Sheet
Preliminary Information
The AMD-K6 processor uses a combination of decoders to
convert x86 instructions into RISC86 operations. The hardware
consists of three sets of decoders
—two parallel short decoders,
one long decoder, and one vectoring decoder. The parallel short
decoders translate the most commonly-used x86 instructions
(moves, shifts, branches, ALU, MMX, FPU) into zero, one, or
two RISC86 operations each. The short decoders only operate
on x86 instructions that are up to seven bytes long. In addition,
they are designed to decode up to two x86 instructions per
clock. The commonly-used x86 instructions that are greater
than seven bytes but not more than 11 bytes long, and
semi-commonly-used x86 instructions that are up to seven bytes
long are handled by the long decoder.
The long decoder only performs one decode per clock and
generates up to four RISC86 operations. All other translations
(complex instructions, serializing conditions, interrupts and
exceptions, etc.) are handled by a combination of the vector
decoder and RISC86 operation sequences fetched from an
on-chip ROM. For complex operations, the vector decoder logic
provides the first set of RISC86 operations and a vector (initial
ROM address) to a sequence of further RISC86 operations. The
same types of RISC86 operations are fetched from the ROM as
those that are generated by the hardware decoders.
Note:
Although all three sets of decoders are simultaneously fed a
copy of the instruction buffer contents, only one of the three
types of decoders is used during any one decode clock.
The decoders or the RISC86 sequencer always generate a group
of four RISC86 operations. For decodes that cannot fill the entire
group with four RISC86 operations, RISC86 NOP operations are
placed in the empty locations of the grouping. For example, a
long-decoded x86 instruction that converts to only three RISC86
operations is padded with a single RISC86 NOP operation and
then passed to the scheduler. Up to six groups or 24 RISC86
operations can be placed in the scheduler at a time.
All of the common, and a few of the uncommon, floating-point
instructions (also known as ESC instructions) are hardware
decoded as short decodes. This decode generates a RISC86
floating-point operation and, optionally, an associated
floating-point load or store operation. Floating-point or ESC
instruction decode is only allowed in the first short decoder, but
non-ESC instructions, excluding MMX instructions, can be
相關PDF資料 |
PDF描述 |
|---|---|
| 206966-1 | CONNECTORS CIRCULAR |
| 20702 | MARKERS WHITE PM41 |
| 207052-1 | ENTRY SEAL J/CABLE 7.62-11.43MM |
| 207052-2 | ENTRY SEAL J/CABLE 11.43-15.24MM |
| 207052-3 | ENTRY SEAL J/CABLE 15.24-22.22MM |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| 206950 | 制造商:Mitutoyo Corporation 功能描述:ANVIL NO.6 (OLD NO.205691) |
| 20695-111 | 制造商:EMERSON CONNECTIVITY SOLUTIONS 功能描述:CONNECTOR |
| 206952-1 | 制造商:TE Connectivity 功能描述: |
| 2069552-1 | 制造商:TE Connectivity 功能描述:INDUSTRIAL MINI I/O HDR ASSY EMBOSS VER. - Tape and Reel |
| 2069552-2 | 功能描述:INDUSTRIAL MINI I/O HDR ASSY E T 制造商:te connectivity amp connectors 系列:- 包裝:帶卷（TR） 零件狀態(tài):有效 連接器樣式:接頭 連接器類型:工業(yè)級迷你型，I 型 針腳數(shù):8 安裝類型:表面貼裝，直角 端接:焊接 特性:板導軌 觸頭鍍層:金 觸頭鍍層厚度:19.7μin（0.50μm） 標準包裝:1,800 |
發(fā)布緊急采購，3分鐘左右您將得到回復。