- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄16533 > AD9517-2A/PCBZ (Analog Devices Inc)BOARD EVALUATION FOR AD9517-2A PDF資料下載
參數(shù)資料
| 型號： | AD9517-2A/PCBZ |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 5/80頁 |
| 文件大?。?/td> | 0K |
| 描述： | BOARD EVALUATION FOR AD9517-2A |
| 設(shè)計資源： | AD9517 Eval Brd Schematics AD9517 Gerber Files AD9517-2 BOM |
| 標準包裝： | 1 |
| 主要目的： | 計時，時鐘發(fā)生器 |
| 嵌入式： | 否 |
| 已用 IC / 零件： | AD9517-2A |
| 主要屬性： | 2 輸入，12 輸出，2.2GHz VCO |
| 次要屬性： | CMOS，LVPECL 和 LVDS 兼容 |
| 已供物品： | 板 |
第1頁第2頁第3頁第4頁當前第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁
Data Sheet
AD9517-2
Rev. E | Page 13 of 80
DELAY BLOCK ADDITIVE TIME JITTER
Table 13.
Parameter
Min
Typ
Max
Unit
Test Conditions/Comments
DELAY BLOCK ADDITIVE TIME JITTER1
Incremental additive jitter
100 MHz Output
Delay (1600 A, 0x1C) Fine Adj. 000000b
0.54
ps rms
Delay (1600 A, 0x1C) Fine Adj. 101111b
0.60
ps rms
Delay (800 A, 0x1C) Fine Adj. 000000b
0.65
ps rms
Delay (800 A, 0x1C) Fine Adj. 101111b
0.85
ps rms
Delay (800 A, 0x4C) Fine Adj. 000000b
0.79
ps rms
Delay (800 A, 0x4C) Fine Adj. 101111b
1.2
ps rms
Delay (400 A, 0x4C) Fine Adj. 000000b
1.2
ps rms
Delay (400 A, 0x4C) Fine Adj. 101111b
2.0
ps rms
Delay (200 A, 0x1C) Fine Adj. 000000b
1.3
ps rms
Delay (200 A, 0x1C) Fine Adj. 101111b
2.5
ps rms
Delay (200 A, 0x4C) Fine Adj. 000000b
1.9
ps rms
Delay (200 A, 0x4C) Fine Adj. 101111b
3.8
ps rms
1
This value is incremental. That is, it is in addition to the jitter of the LVDS or CMOS output without the delay. To estimate the total jitter, the LVDS or CMOS output jitter
should be added to this value using the root sum of the squares (RSS) method.
SERIAL CONTROL PORT
Table 14.
Parameter
Min
Typ
Max
Unit
Test Conditions/Comments
CS (INPUT)
CS has an internal 30 k pull-up resistor
Input Logic 1 Voltage
2.0
V
Input Logic 0 Voltage
0.8
V
Input Logic 1 Current
3
A
Input Logic 0 Current
110
A
Input Capacitance
2
pF
SCLK (INPUT)
SCLK has an internal 30 k pull-down resistor
Input Logic 1 Voltage
2.0
V
Input Logic 0 Voltage
0.8
V
Input Logic 1 Current
1
A
Input Logic 0 Current
110
A
Input Capacitance
2
pF
SDIO (WHEN INPUT)
Input Logic 1 Voltage
2.0
V
Input Logic 0 Voltage
0.8
V
Input Logic 1 Current
10
nA
Input Logic 0 Current
20
nA
Input Capacitance
2
pF
SDIO, SDO (OUTPUTS)
Output Logic 1 Voltage
2.7
V
Output Logic 0 Voltage
0.4
V
TIMING
Clock Rate (SCLK, 1/tSCLK)
25
MHz
Pulse Width High, tHIGH
16
ns
Pulse Width Low, tLOW
16
ns
SDIO to SCLK Setup, tDS
2
ns
SCLK to SDIO Hold, tDH
1.1
ns
SCLK to Valid SDIO and SDO, tDV
8
ns
CS to SCLK Setup and Hold, tS, tH
2
ns
CS Minimum Pulse Width High, tPWH
3
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| VI-J00-EZ-S | CONVERTER MOD DC/DC 5V 25W |
| ILC0402ER15NK | INDUCTOR CER 15NH 0402 |
| SP1210R-473K | INDUCTOR PWR SHIELDED 47.0UH SMD |
| MCP121T-300E/TT | IC SUPERVISOR 2.93V LOW SOT-23B |
| AD9517-4A/PCBZ | BOARD EVALUATION FOR AD9517-4A |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD9517-2BCPZ | 制造商:Analog Devices 功能描述:Clock Generator 48-Pin LFCSP EP Tray |
| AD9517-2BCPZ-REEL7 | 制造商:Analog Devices 功能描述: |
| AD9517-2BCPZ-TR | 制造商:Analog Devices 功能描述:OUPUT CLOCK GENERATOR WITH 2.2HZ VCO - Tape and Reel |
| AD9517-3 | 制造商:AD 制造商全稱:Analog Devices 功能描述:12-Output Clock Generator with Integrated 2.0 GHz VCO |
| AD9517-3A/PCBZ | 功能描述:BOARD EVALUATION FOR AD9517-3A RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估演示板和套件 系列:- 標準包裝:1 系列:PSoC® 主要目的:電源管理，熱管理 嵌入式:- 已用 IC / 零件:- 主要屬性:- 次要屬性:- 已供物品:板，CD，電源 |
發(fā)布緊急采購，3分鐘左右您將得到回復。