參數(shù)資料
型號： AD9522-5BCPZ-REEL7
廠商： Analog Devices Inc
文件頁數(shù)： 53/76頁
文件大?。?/td> 0K
描述： IC CLOCK GEN 2.4GHZ 64LFCSP
標準包裝： 750
類型： 時鐘發(fā)生器，扇出配送
PLL： 是
輸入： CMOS，LVDS，LVPECL
輸出： CMOS，LVDS，LVPECL
電路數(shù)： 1
比率 - 輸入:輸出： 2:12，2:24
差分 - 輸入:輸出： 是/是
頻率 - 最大： 2.4GHz
除法器/乘法器： 是/無
電源電壓： 3.135 V ~ 3.465 V
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 64-VFQFN 裸露焊盤，CSP
供應商設備封裝： 64-LFCSP-VQ（9x9）
包裝： 帶卷 (TR)
AD9522-5
Rev. 0 | Page 57 of 76
Addr
(Hex)
Parameter
Bit 7 (MSB)
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0 (LSB)
Default
Value
(Hex)
193
Divider 1
Divider 1 low cycles
Divider 1 high cycles
33
194
Divider 1
bypass
Divider 1
ignore
SYNC
Divider 1
force
high
Divider 1
start high
Divider 1
phase offset
00
195
Unused
Channel 1
power-
down
Reserved
Disable
Divider 1
DCC
00
196
Divider 2
Divider 2 low cycles
Divider 2 high cycles
11
197
Divider 2
bypass
Divider 2
ignore
SYNC
Divider 2
force
high
Divider 2
start high
Divider 2
phase offset
00
198
Unused
Channel 2
power-
down
Reserved
Disable
Divider 2
DCC
00
199
Divider 3
Divider 3 low cycles
Divider 3 high cycles
00
19A
Divider 3
bypass
Divider 3
ignore
SYNC
Divider 3
force
high
Divider 3
start high
Divider 3
phase offset
00
19B
Unused
Channel 3
power-
down
Reserved
Disable
Divider 3
DCC
00
19C
to
1DF
Unused
00
VCO Divider and CLK Input
1E0
VCO divider
Unused
VCO divider
00
1E1
Input CLKs
Unused
Power -
down
clock
input
section
Reserved
Bypass VCO
divider
00
1E2
to
22A
Unused
00
System
230
Power-down
and SYNC
Unused
Disable
power-on
SYNC
Power-
down
SYNC
Power-
down
distribution
reference
Soft
SYNC
00
231
Unused
00
Update All Registers
232
IO_UPDATE
Unused
IO_UPDATE
(self-clearing)
00
233
to
9FF
Unused
00
EEPROM Buffer Segment
A00
EEPROM
Buffer Segment
Register 1
0
EEPROM Buffer Segment Register 1 (default: number of bytes for Group 1)
00
A01
EEPROM
Buffer Segment
Register 2
EEPROM Buffer Segment Register 2 (default: Bits[15:8] of starting register address for Group 1)
00
A02
EEPROM
Buffer Segment
Register 3
EEPROM Buffer Segment Register 3 (default: Bits[7:0] of starting register address for Group 1)
00
A03
EEPROM
Buffer Segment
Register 4
0
EEPROM Buffer Segment Register 4 (default: number of bytes for Group 2)
02
A04
EEPROM
Buffer Segment
Register 5
EEPROM Buffer Segment Register 5 (default: Bits[15:8] of starting register address for Group 2)
00
相關PDF資料
PDF描述
X9418YP24-2.7 IC XDCP DUAL 64-TAP 2.5K 24-DIP
VI-BTK-MV-S CONVERTER MOD DC/DC 40V 150W
VI-BTJ-MV-S CONVERTER MOD DC/DC 36V 150W
AD9516-5BCPZ-REEL7 IC CLOCK GEN W/PLL 64-LFCSP
V24A24H300BL2 CONVERTER MOD DC/DC 24V 300W
相關代理商/技術參數(shù)
參數(shù)描述
AD9523 制造商:AD 制造商全稱:Analog Devices 功能描述:Jitter Cleaner and Clock Generator with 14 Differential or 29 LVCMOS Outputs
AD9523/PCBZ 功能描述:BOARD EVAL FOR AD9523 RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估演示板和套件 系列:- 標準包裝:1 系列:- 主要目的:電信，線路接口單元（LIU） 嵌入式:- 已用 IC / 零件:IDT82V2081 主要屬性:T1/J1/E1 LIU 次要屬性:- 已供物品:板，電源，線纜，CD 其它名稱:82EBV2081
AD9523-1/PCBZ 功能描述:BOARD EVAL FOR AD9523-1 RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估演示板和套件 系列:- 標準包裝:1 系列:PSoC® 主要目的:電源管理，熱管理 嵌入式:- 已用 IC / 零件:- 主要屬性:- 次要屬性:- 已供物品:板，CD，電源
AD9523-1BCPZ 功能描述:IC INTEGER-N CLCK GEN 72LFCSP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標準包裝:1 系列:- 類型:時鐘/頻率發(fā)生器，多路復用器 PLL:是 主要目的:存儲器，RDRAM 輸入:晶體 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:1:2 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3 V ~ 3.6 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:16-TSSOP（0.173"，4.40mm 寬） 供應商設備封裝:16-TSSOP 包裝:Digi-Reel® 其它名稱:296-6719-6
AD9523-1BCPZ-REEL7 功能描述:IC INTEGER-N CLCK GEN 72LFCSP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標準包裝:28 系列:- 類型:時鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務器 輸入:時鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應商設備封裝:64-TSSOP 包裝:管件
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*