參數(shù)資料
型號： AD9522-5BCPZ-REEL7
廠商： Analog Devices Inc
文件頁數(shù)： 75/76頁
文件大?。?/td> 0K
描述： IC CLOCK GEN 2.4GHZ 64LFCSP
標準包裝： 750
類型： 時鐘發(fā)生器，扇出配送
PLL： 是
輸入： CMOS，LVDS，LVPECL
輸出： CMOS，LVDS，LVPECL
電路數(shù)： 1
比率 - 輸入:輸出： 2:12，2:24
差分 - 輸入:輸出： 是/是
頻率 - 最大： 2.4GHz
除法器/乘法器： 是/無
電源電壓： 3.135 V ~ 3.465 V
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 64-VFQFN 裸露焊盤，CSP
供應商設備封裝： 64-LFCSP-VQ（9x9）
包裝： 帶卷 (TR)
AD9522-5
Rev. 0 | Page 8 of 76
TIMING CHARACTERISTICS
Table 5.
Parameter
Min
Typ
Max
Unit
Test Conditions/Comments
LVDS OUTPUT RISE/FALL TIMES
Termination = 100 Ω across differential pair
Output Rise Time, tRP
150
350
ps
20% to 80%, measured differentially
Output Fall Time, tFP
150
350
ps
80% to 20%, measured differentially
PROPAGATION DELAY, tLVDS, CLK-TO-LVDS OUTPUT
For All Divide Values
1866
2313
2812
ps
High frequency clock distribution configuration
1808
2245
2740
ps
Clock distribution configuration
Variation with Temperature
1
ps/°C
OUTPUT SKEW, LVDS OUTPUTS1
Termination = 100 Ω across differential pair
LVDS Outputs That Share the Same Divider
7
60
ps
LVDS Outputs on Different Dividers
19
162
ps
All LVDS Outputs Across Multiple Parts
432
ps
CMOS OUTPUT RISE/FALL TIMES
Termination = open
Output Rise Time, tRC
625
835
ps
20% to 80%; CLOAD = 10 pF
Output Fall Time, tFC
625
800
ps
80% to 20%; CLOAD = 10 pF
PROPAGATION DELAY, tCMOS, CLK-TO-CMOS OUTPUT
Clock distribution configuration
For All Divide Values
1913
2400
2950
ps
Variation with Temperature
2
ps/°C
OUTPUT SKEW, CMOS OUTPUTS1
CMOS Outputs That Share the Same Divider
10
55
ps
All CMOS Outputs on Different Dividers
27
230
ps
All CMOS Outputs Across Multiple Parts
500
ps
OUTPUT SKEW, LVDS-TO-CMOS OUTPUT1
All settings identical; different logic type
Outputs That Share the Same Divider
31
+152
+495
ps
LVDS to CMOS on the same part
Outputs That Are on Different Dividers
193
+160
+495
ps
LVDS to CMOS on the same part
1 The output skew is the difference between any two similar delay paths while operating at the same voltage and temperature.
Timing Diagrams
CLK
tCMOS
tCLK
tLVDS
07
24
0-
06
0
Figure 2. CLK/CLK to Clock Output Timing, DIV = 1
DIFFERENTIAL
LVDS
80%
20%
tRP
tFP
07
24
0-
06
1
Figure 3. LVDS Timing, Differential
SINGLE-ENDED
CMOS
10pF LOAD
80%
20%
tRC
tFC
07
24
0-
06
3
Figure 4. CMOS Timing, Single-Ended, 10 pF Load
相關PDF資料
PDF描述
X9418YP24-2.7 IC XDCP DUAL 64-TAP 2.5K 24-DIP
VI-BTK-MV-S CONVERTER MOD DC/DC 40V 150W
VI-BTJ-MV-S CONVERTER MOD DC/DC 36V 150W
AD9516-5BCPZ-REEL7 IC CLOCK GEN W/PLL 64-LFCSP
V24A24H300BL2 CONVERTER MOD DC/DC 24V 300W
相關代理商/技術參數(shù)
參數(shù)描述
AD9523 制造商:AD 制造商全稱:Analog Devices 功能描述:Jitter Cleaner and Clock Generator with 14 Differential or 29 LVCMOS Outputs
AD9523/PCBZ 功能描述:BOARD EVAL FOR AD9523 RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估演示板和套件 系列:- 標準包裝:1 系列:- 主要目的:電信，線路接口單元（LIU） 嵌入式:- 已用 IC / 零件:IDT82V2081 主要屬性:T1/J1/E1 LIU 次要屬性:- 已供物品:板，電源，線纜，CD 其它名稱:82EBV2081
AD9523-1/PCBZ 功能描述:BOARD EVAL FOR AD9523-1 RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估演示板和套件 系列:- 標準包裝:1 系列:PSoC® 主要目的:電源管理，熱管理 嵌入式:- 已用 IC / 零件:- 主要屬性:- 次要屬性:- 已供物品:板，CD，電源
AD9523-1BCPZ 功能描述:IC INTEGER-N CLCK GEN 72LFCSP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標準包裝:1 系列:- 類型:時鐘/頻率發(fā)生器，多路復用器 PLL:是 主要目的:存儲器，RDRAM 輸入:晶體 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:1:2 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3 V ~ 3.6 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:16-TSSOP（0.173"，4.40mm 寬） 供應商設備封裝:16-TSSOP 包裝:Digi-Reel® 其它名稱:296-6719-6
AD9523-1BCPZ-REEL7 功能描述:IC INTEGER-N CLCK GEN 72LFCSP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標準包裝:28 系列:- 類型:時鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務器 輸入:時鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應商設備封裝:64-TSSOP 包裝:管件
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*