- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19464 > ADSP-21065LKCAZ240 (Analog Devices Inc)IC DSP CTLR 32BIT 196CSPBGA PDF資料下載
參數(shù)資料
| 型號： | ADSP-21065LKCAZ240 |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 24/44頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC DSP CTLR 32BIT 196CSPBGA |
| 產(chǎn)品培訓(xùn)模塊： | SHARC Processor Overview |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 系列： | SHARC® |
| 類型： | 浮點 |
| 接口： | 主機接口，串行端口 |
| 時鐘速率： | 60MHz |
| 非易失內(nèi)存： | 外部 |
| 芯片上RAM： | 64kB |
| 電壓 - 輸入/輸出： | 3.30V |
| 電壓 - 核心： | 3.30V |
| 工作溫度： | 0°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 196-BGA，CSPBGA |
| 供應(yīng)商設(shè)備封裝： | 196-CSPBGA（15x15） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁當(dāng)前第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁
REV. C
ADSP-21065L
–30–
SDRAM Interface—Bus Master
Use these specifications for ADSP-21065L bus master accesses of SDRAM.
Parameter
Min
Max
Unit
Timing Requirements:
tSDSDK
Data Setup Before SDCLK
2.0
ns
tHDSDK
Data Hold After SDCLK
1.25
ns
Switching Characteristics:
tDSDK1
First SDCLK Rise Delay After CLKIN
9.0 + 6 DT
12.75 + 6 DT
ns
tDSDK2
Second SDCLK Rise Delay After CLKIN
25.5 + 22 DT
29.25 + 22 DT
ns
tSDK
SDCLK Period
16.67
tCK/2
ns
tSDKH
SDCLK Width High
7.5 + 8 DT
ns
tSDKL
SDCLK Width Low
6.5 + 8 DT
ns
tDCADSDK
Command, Address, Data, Delay After SDCLK
1
10.0 + 5 DT
ns
tHCADSDK
Command, Address, Data, Hold After SDCLK
1
4.5 + 5 DT
ns
tSDTRSDK
Data Three-State After SDCLK
9.5 + 5 DT
ns
tSDENSDK
Data Enable After SDCLK
2
6.0 + 5 DT
ns
tSDCTR
SDCLK, Command Three-State After CLKIN
1
5.0 + 3 DT
9.75 + 3 DT
ns
tSDCEN
SDCLK, Command Enable After CLKIN
1
5.0 + 2 DT
10.0 + 2 DT
ns
tSDATR
Address Three-State After CLKIN
–1.0 – 4 DT
3.0 – 4 DT
ns
tSDAEN
Address Enable After CLKIN
1.0 – 2 DT
7.0 – 2 DT
ns
NOTES
1Command = SDCKE,
MSx, RAS, CAS, SDWE, DQM, and SDA10.
2SDRAM controller adds one SDRAM CLK three-stated cycle delay (t
CK/2) on a Read followed by a Write.
SDRAM Interface—Bus Slave
These timing requirements allow a bus slave to sample the bus master’s SDRAM command and detect when a refresh occurs.
Parameter
Min
Max
Unit
Timing Requirements:
tSSDKC1
First SDCLK Rise After CLKIN
6.50 + 16 DT
17.5 + 16 DT
ns
tSSDKC2
Second SDCLK Rise After CLKIN
23.25
34.25
ns
tSCSDK
Command Setup Before SDCLK
*
0.0
ns
tHCSDK
Command Hold After SDCLK
*
2.0
ns
NOTE
*Command = SDCKE, RAS, CAS, and SDWE.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ASM24DTBH-S189 | CONN EDGECARD 48POS R/A .156 SLD |
| GEC08DREN-S13 | CONN EDGECARD 16POS .100 EXTEND |
| AGM24DTBH-S189 | CONN EDGECARD 48POS R/A .156 SLD |
| AYM24DTBD-S189 | CONN EDGECARD 48POS R/A .156 SLD |
| ASM24DTBD-S189 | CONN EDGECARD 48POS R/A .156 SLD |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ADSP-21065LKCAZ-240 | 制造商:Analog Devices 功能描述:DSP SEMICONDUCTOR ((NS)) |
| ADSP-21065LKCAZ240 | 制造商:Analog Devices 功能描述:IC 32-BIT DSP |
| ADSP-21065LKCAZ264 | 功能描述:IC DSP CTLR 32BIT 196CSPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:SHARC® 標(biāo)準(zhǔn)包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤 |
| ADSP-21065LKS-240 | 制造商:Analog Devices 功能描述:DSP Floating-Point 32-Bit 60MHz 60MIPS 208-Pin MQFP 制造商:Rochester Electronics LLC 功能描述:ADSP-21065 60 MHZ - Bulk 制造商:Analog Devices 功能描述:IC SHARC DSP 60MHZ 21065 MQFP208 |
| ADSP-21065LKS-264 | 制造商:Analog Devices 功能描述:DSP Floating-Point 32-Bit 66MHz 66MIPS 208-Pin MQFP 制造商:Rochester Electronics LLC 功能描述:ADSP-21065L 66 MHZ COMMERCIAL GRADE - Bulk 制造商:Analog Devices 功能描述:SEMICONDUCTOR ((NS)) |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。