- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄170346 > CY39200V208-83NTXC (CYPRESS SEMICONDUCTOR CORP) LOADABLE PLD, 15 ns, PQFP208 PDF資料下載
參數(shù)資料
| 型號(hào)： | CY39200V208-83NTXC |
| 廠商： | CYPRESS SEMICONDUCTOR CORP |
| 元件分類： | PLD |
| 英文描述： | LOADABLE PLD, 15 ns, PQFP208 |
| 封裝： | 28 X 28 MM, 0.50 MM PITCH, LEAD FREE, PLASTIC, EQFP-208 |
| 文件頁數(shù)： | 16/86頁 |
| 文件大小： | 2802K |
| 代理商： | CY39200V208-83NTXC |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁當(dāng)前第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁
Delta39K ISR
CPLD Family
Document #: 38-03039 Rev. *I
Page 23 of 86
SSTL2 I
–0.02
0.4
0
2.0
0.9
0.5
0.6
SSTL2 II
–0.22
0.2
0
2.0
0.9
0.5
0.6
HSTL I
0.94
0.9
0.5
2.0
0.5
0.3
HSTL II
0.79
0.8
0.5
2.0
0.5
0.3
HSTL III
0.77
0.5
0.1
2.0
0.5
0.3
HSTL IV
0.44
0.6
0
2.0
0.5
0.3
I/O Standard
Output Delay Adjustments
Input Delay Adjustments
Fast Slew Rate
Slow Slew Rate
(additional delay to fast slew rate)
tIOD
tEA
tER
tIODSLOW
tEASLOW
tERSLOW
tIOIN
tCKIN
tIOREGPIN
Cluster Memory Timing Parameter Values Over the Operating Range
Parameter
233
200
181
125
83
Unit
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
Asynchronous Mode Parameters
tCLMAA
10.2
11
12
17
20
ns
tCLMPWE
5.5
6
6.5
10
12
ns
tCLMSA
1.8
2.0
2.2
3.2
4.0
ns
tCLMHA
0.9
1.0
1.1
1.8
2.0
ns
tCLMSD
5.5
6.0
6.5
10
12
ns
tCLMHD
0.4
0.5
0.6
0.9
1.0
ns
Synchronous Mode Parameters
tCLMCYC1
9.5
10
10.5
15
20
ns
tCLMCYC2
5.0
5.5
8.0
10.0
ns
tCLMS
2.8
3.0
3.8
4.0
5.0
ns
tCLMH
0
ns
tCLMDV1
10
11
12
17
20
ns
tCLMDV2
7.0
7.5
8.0
10
15
ns
tCLMMACS1
7.7
8.0
8.5
12
15
ns
tCLMMACS2
4.5
5.0
5.5
8.0
10
ns
tMACCLMS1
3.6
4.0
4.4
6.6
8.0
ns
tMACCLMS2
6.0
6.5
7.0
10
12
ns
Internal Parameters
tCLMCLAA
6
6.5
10
12
ns
Channel Memory Timing Parameter Values Over the Operating Range
Parameter
233
200
181
125
83
Unit
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
Dual-Port Asynchronous Mode Parameters
tCHMAA
10
11
12
17
20
ns
tCHMPWE
5.5
6.0
6.5
10
12
ns
tCHMSA
1.8
2.0
2.2
3.2
4.0
ns
tCHMHA
0.9
1.0
1.1
1.8
2.0
ns
tCHMSD
5.5
6.0
6.5
10
12
ns
tCHMHD
0.4
0.5
0.6
0.9
1.0
ns
tCHMBA
8.5
9.0
10.0
14.0
16.0
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CY54FCT2240ATLM | FCT SERIES, DUAL 4-BIT DRIVER, INVERTED OUTPUT, CQCC20 |
| CY54FCT257TDMB | FCT SERIES, QUAD 2 LINE TO 1 LINE MULTIPLEXER, TRUE OUTPUT, CDIP16 |
| CY62126DV30L-55ZSE | 64K X 16 STANDARD SRAM, 55 ns, PDSO44 |
| CY62126DV30LL-70ZIT | 64K X 16 STANDARD SRAM, 70 ns, PDSO44 |
| CY62148L-100SC | 512K X 8 STANDARD SRAM, 100 ns, PDSO32 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CY39200V256-125MBC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39200V256-125MGC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39200V256-181BBC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39200V256-181MBC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39200V256-181MGC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。