- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄298975 > CY3930V484-125BBC (Cypress Semiconductor Corp.) CPLDs at FPGA Densities PDF資料下載
參數(shù)資料
| 型號： | CY3930V484-125BBC |
| 廠商： | Cypress Semiconductor Corp. |
| 英文描述： | CPLDs at FPGA Densities |
| 中文描述： | CPLD器件在FPGA的密度 |
| 文件頁數(shù)： | 15/86頁 |
| 文件大?。?/td> | 1212K |
| 代理商： | CY3930V484-125BBC |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁當前第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁
Delta39K ISR
CPLD Family
Document #: 38-03039 Rev. *H
Page 22 of 86
Input and Output Standard Timing Delay
Adjustments
All the timing specifications in this data sheet are specified
based on LVCMOS compliant inputs and outputs (fast slew
rates).[15] Apply following adjustments if the inputs and outputs
are configured to operate at other standards.
tINDUTY
40
60
40
60
40
60
40
60
40
60
%
fPLLO
[14]
6.2
266
6.2
266
6.2
266
6.2
200
6.2
200
MHz
fPLLI
[14]
12.5
133
12.5
133
12.5
133
12.5
100
12.5
100
MHz
fPLLVCO
100
266
100
266
100
266
100
266
100
266
MHz
PSAPLLI
–0.3
+0.3
–0.3
+0.3
–0.3
+0.3
–0.3
+0.3
–0.3
+0.3
%
fMPLLI
50
KHz
JTAG Parameters
tJCKH
25
ns
tJCKL
25
ns
tJCP
50
ns
tJSU
10
ns
tJH
10
ns
tJCO
20
ns
tJXZ
20
ns
tJZX
20
ns
Switching Characteristics — Parameter Values Over the Operating Range (continued)
Parameter
233
200
181
125
83
Unit
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
I/O Standard
Output Delay Adjustments
Input Delay Adjustments
Fast Slew Rate
Slow Slew Rate
(additional delay to fast slew rate)
tIOD
tEA
tER
tIODSLOW
tEASLOW
tERSLOW
tIOIN
tCKIN
tIOREGPIN
LVTTL – 2 mA
2.75
0
2.6
2.0
0
LVTTL – 4 mA
1.8
0
2.5
2.0
0
LVTTL – 6 mA
1.8
0
2.5
2.0
0
LVTTL – 8 mA
1.2
0
2.4
2.0
0
LVTTL – 12 mA
0.6
0
2.3
2.0
0
LVTTL – 16 mA
0.16
0
2.0
0
LVTTL – 24 mA
0
1.6
2.0
0
LVCMOS
0
2.0
0
LVCMOS3
0.14
0.05
0
2.0
0.1
0.2
LVCMOS2
0.41
0.1
0
2.0
0.2
0.4
LVCMOS18
1.6
0.7
0.1
2.1
2.0
0.5
0.4
0.3
3.3V PCI
–0.14
0
2.0
0
GTL+
0.02[16]
0.6[16]
0.9[16]
2.0
0.5
0.4
0.2
SSTL3 I
–0.15
0.3
0.1
2.0
0.5
0.3
SSTL3 II
–0.4
0.2
0
2.0
0.5
0.3
Notes:
14. Refer to page 11 and the application note titled “Delta39K PLL and Clock Tree” for details on the PLL operation.
15. For “slow slew rate” output delay adjustments, refer to Warp software’s static timing analyzer results.
16. These delays are based on falling edge output. The rising edge delay depends on the size of pull-up resistor and termination voltage.
相關PDF資料 |
PDF描述 |
|---|---|
| CY3950V484-125BBC | CPLDs at FPGA Densities |
| CY54FCT540CTDMB | FCT SERIES, 8-BIT DRIVER, INVERTED OUTPUT, CDIP20 |
| CY54FCT543CTDMB | FCT SERIES, 8-BIT REGISTERED TRANSCEIVER, TRUE OUTPUT, CDIP24 |
| CY54FCT543ATDMB | FCT SERIES, 8-BIT REGISTERED TRANSCEIVER, TRUE OUTPUT, CDIP24 |
| CY54FCT543ATLMB | FCT SERIES, 8-BIT REGISTERED TRANSCEIVER, TRUE OUTPUT, CQCC28 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| CY3930V484-125BBI | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY3930V484-125BGC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY3930V484-125BGI | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY3930V484-125MBC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY3930V484-125MBI | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
發(fā)布緊急采購，3分鐘左右您將得到回復。