- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1917 > DSP56303VL100B1 (Freescale Semiconductor)IC DSP 24BIT 100MHZ 196-BGA PDF資料下載
參數(shù)資料
| 型號(hào)： | DSP56303VL100B1 |
| 廠商： | Freescale Semiconductor |
| 文件頁數(shù)： | 42/108頁 |
| 文件大小： | 0K |
| 描述： | IC DSP 24BIT 100MHZ 196-BGA |
| 標(biāo)準(zhǔn)包裝： | 630 |
| 系列： | DSP563xx |
| 類型： | 定點(diǎn) |
| 接口： | 主機(jī)接口，SSI，SCI |
| 時(shí)鐘速率： | 100MHz |
| 非易失內(nèi)存： | ROM（576 B） |
| 芯片上RAM： | 24kB |
| 電壓 - 輸入/輸出： | 3.30V |
| 電壓 - 核心： | 3.30V |
| 工作溫度： | -40°C ~ 100°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 196-LBGA |
| 供應(yīng)商設(shè)備封裝： | 196-MAPBGA（15x15） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁當(dāng)前第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁
AC Electrical Characteristics
DSP56303 Technical Data, Rev. 11
Freescale Semiconductor
2-19
Figure 2-17.
DRAM Out-of-Page Wait State Selection Guide
Table 2-11.
DRAM Out-of-Page and Refresh Timings, Eleven Wait States1,2
No.
Characteristics
Symbol
Expression3
100 MHz
Unit
Min
Max
157
Random read or write cycle time
tRC
12
× T
C
120.0
—
ns
158
RAS assertion to data valid (read)
tRAC
6.25
× TC 7.0
—
55.5
ns
159
CAS assertion to data valid (read)
tCAC
3.75
× TC 7.0
—
30.5
ns
160
Column address valid to data valid (read)
tAA
4.5
× T
C 7.0
—
38.0
ns
161
CAS deassertion to data not valid (read hold time)
tOFF
0.0
—
ns
162
RAS deassertion to RAS assertion
tRP
4.25
× TC 4.0
38.5
—
ns
163
RAS assertion pulse width
tRAS
7.75
× T
C 4.0
73.5
—
ns
164
CAS assertion to RAS deassertion
tRSH
5.25
× TC 4.0
48.5
—
ns
165
RAS assertion to CAS deassertion
tCSH
6.25
× TC 4.0
58.5
—
ns
166
CAS assertion pulse width
tCAS
3.75
× T
C 4.0
33.5
—
ns
167
RAS assertion to CAS assertion
tRCD
2.5
× TC ± 4.0
21.0
29.0
ns
168
RAS assertion to column address valid
tRAD
1.75
× TC ± 4.0
13.5
21.5
ns
169
CAS deassertion to RAS assertion
tCRP
5.75
× T
C 4.0
53.5
—
ns
170
CAS deassertion pulse width
tCP
4.25
× TC – 6.0
36.5
—
ns
171
Row address valid to RAS assertion
tASR
4.25
× TC 4.0
38.5
—
ns
Chip Frequency
(MHz)
DRAM Type
(tRAC ns)
100
80
70
50
66
80
100
4 Wait States
8 Wait States
11 Wait States
15 Wait States
Note:
This figure should be used for primary selection. For exact and
detailed timings, see the following tables.
60
40
120
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DSP56311VF150B1 | IC DSP 24BIT 150MHZ 196-BGA |
| DSP56321VF200R2 | IC DSP 24BIT 200MHZ 196-BGA |
| DSP56852VFE | IC DSP 16BIT 120MHZ 81-MAPBGA |
| DSP56854FGE | IC DSP 16BIT 120MHZ 128-LQFP |
| DSP56855BUE | IC DSP 16BIT 120MHZ 100-LQFP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DSP56304GC66 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:24-Bit Digital Signal Processor |
| DSP56304GC80 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:24-Bit Digital Signal Processor |
| DSP56304PV66 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:24-Bit Digital Signal Processor |
| DSP56304PV80 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:24-Bit Digital Signal Processor |
| DSP56305DS | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP56305 Single Chip Channel Codec Digital Signal Processor Data Sheet |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。